国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何基于Altera Agilex 7 SoC FPGA實現高精度時間同步

英特爾FPGA ? 來源:英特爾FPGA ? 2025-06-07 14:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

精確的時間同步是當今無線接入網 (RAN) 性能和穩定性的基石。無論是協作多點 (CoMP) 傳輸、低時延調度,還是基站間同步,無線基礎設施都高度依賴于精確的頻率與相位對齊。

過去,無線 RAN 時間同步需通過全球導航衛星系統 (GNSS)、精確時間協議 (PTP) 和同步以太網 (SyncE) 協議來實現。然而,當 GNSS 信號因城市峽谷效應、室內部署、干擾或欺騙攻擊而中斷時,系統需要切換至保持模式 (holdover),這往往會導致準確性下降、抖動加劇和服務中斷等多重問題。

AI 增強型保持模式:

利用機器學習預測時鐘漂移

Altera 創新地引入了由 AI 驅動的時間保持,通過采用經過訓練的多層感知器 (MLP) 和長短期記憶 (LSTM) 神經網絡,可實時識別并預測時鐘漂移模式。這些模型可以直接部署于 Agilex 7 SoC FPGA 上,從而可在 GNSS 信號丟失時以更低時延進行調整。 通過基于環境行為學習動態調整數字鎖相環 (DPLL),這種方法能夠:

在 GNSS 信號中斷期間維持穩定的頻率同步;

給功耗與維護需求帶來高達 90% 的降幅;

根據溫度、電壓及振蕩器老化導致的漂移而進行調整;

為新一代 RAN 部署提供更精準的實時時鐘校正。

助力開放與邊緣 RAN 提升彈性

這款解決方案基于 MATLAB 開發,通過 Altera 的 FPGA AI 套件、QuartusPrime 軟件及 PTP Servo IP 實現,并經過多日漂移模擬驗證和環境變量壓力測試。即使在非理想部署環境下,也能持續提供穩定的時間同步彈性,非常適合開放 RAN、5G 專網及遠程邊緣部署等 GNSS 信號無法保障的場景。

FPGAi:精準部署智能技術

隨著網絡向邊緣進一步延伸,時間同步方面的挑戰也日益動態多變,FPGAi 讓系統架構師能夠將智能技術嵌入到硬件中,以實現自主適應。這種 AI 原生同步解決方案很好地體現了可編程邏輯與神經推理如何協同工作,以提升 RAN 可靠性并降低總體擁有成本 (TCO)。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22408

    瀏覽量

    636231
  • 英特爾
    +關注

    關注

    61

    文章

    10301

    瀏覽量

    180419
  • Altera
    +關注

    關注

    37

    文章

    821

    瀏覽量

    158732
  • AI
    AI
    +關注

    關注

    91

    文章

    39755

    瀏覽量

    301359

原文標題:當 AI 遇見無線 RAN:如何基于 Altera Agilex? 7 SoC FPGA 實現高精度時間同步?

文章出處:【微信號:英特爾FPGA,微信公眾號:英特爾FPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Altera Agilex 5系列FPGASoC產品榮膺2025全球電子成就獎

    近日,全球 FPGA 創新技術領導者 AlteraAgilex 5 FPGASoC 產品系列,榮獲 2025 年 AspenCo
    的頭像 發表于 12-03 11:13 ?2470次閱讀

    Altera Agilex 5 D系列FPGASoC家族全面升級

    Agilex 5 D 系列 FPGASoC 家族全面升級,為中端 FPGA 應用能力帶來巨大飛躍——邏輯單元、內存、DSP/AI 算力提升高達 2.5 倍,外存帶寬提升高達 2
    的頭像 發表于 11-25 14:42 ?2226次閱讀

    協議轉換后的時間同步精度如何保證?

    協議轉換后的時間同步精度,核心通過 “ 源頭統一對時 + 過程低延遲轉發 + 末端偏差校準 ” 三層機制保障,最終可實現從亞微秒級(電力關鍵場景)到毫秒級(工業 / 物聯網場景)的
    的頭像 發表于 11-12 14:00 ?699次閱讀
    協議轉換后的<b class='flag-5'>時間</b><b class='flag-5'>同步</b><b class='flag-5'>精度</b>如何保證?

    Altera Agilex 3 FPGASoC產品家族的性能分析

    本文采用嚴謹的基準測試方法,對全新推出的 Agilex 3 FPGASoC 產品家族進行性能分析。該系列專為成本優化型應用設計,兼具高性能、高集成度與高可靠性。
    的頭像 發表于 10-27 09:37 ?726次閱讀

    60倍速率提升!Altera 全線Agilex?FPGA量產,加速AI和5G產品上市

    9月26日,在Altera中國媒體溝通會上,Altera業務管理負責人Venkat Yadavalli宣布,Agilex 3各個系列的產品已經全面量產了,Agilex
    的頭像 發表于 10-14 09:32 ?1.4w次閱讀
    60倍速率提升!<b class='flag-5'>Altera</b> 全線<b class='flag-5'>Agilex</b>?<b class='flag-5'>FPGA</b>量產,加速AI和5G產品上市

    Altera Agilex 3/5 FPGASoC的功能特性

    Agilex 5 FPGASoC 以及新推出的 Agilex 3 FPGASoC
    的頭像 發表于 09-06 10:10 ?3448次閱讀
    <b class='flag-5'>Altera</b> <b class='flag-5'>Agilex</b> 3/5 <b class='flag-5'>FPGA</b>和<b class='flag-5'>SoC</b>的功能特性

    使用Altera SoC FPGA提升AI信道估計效率

    開銷急劇擴大,導致上行帶寬的利用率出現瓶頸。 ? 為應對這一挑戰,Altera 正依托?Agilex SoC FPGA,提供由 AI 驅動的 CSI 壓縮解決方案。結合
    的頭像 發表于 08-26 16:27 ?3626次閱讀

    利用英特爾Agilex FPGA應對PQC與CRA挑戰

    當下,半導體行業的安全需求正經歷深刻演變,后量子密碼學(PQC)與 《網絡彈性法案》(CRA)成為繞不開的重要議題。跟隨本文一起,深入剖析這兩大趨勢帶來的挑戰,并詳解 Altera Agilex 3、Agilex 5
    的頭像 發表于 08-08 17:11 ?4305次閱讀
    利用英特爾<b class='flag-5'>Agilex</b> <b class='flag-5'>FPGA</b>應對PQC與CRA挑戰

    Altera Agilex? 3 FPGASoC FPGA

    Altera Agilex? 3 FPGASoC FPGA Altera/Intel
    的頭像 發表于 08-06 11:41 ?4125次閱讀
    <b class='flag-5'>Altera</b> <b class='flag-5'>Agilex</b>? 3 <b class='flag-5'>FPGA</b>和<b class='flag-5'>SoC</b> <b class='flag-5'>FPGA</b>

    時統設備高精度時間同步解決方案:為數字化時代注入精準時間基因

    協同的場景都依賴高精度時間基準。然而,傳統時間同步方案存在精度不足、穩定性差、抗干擾能力弱等問題,難以滿足現代科技對
    的頭像 發表于 06-06 14:04 ?724次閱讀

    Altera Agilex 3 FPGASoC產品介紹

    AlteraAgilex 3 FPGASoC 可在不影響性能的前提下顯著提高成本效益。其通過出色的 Hyperflex FPGA
    的頭像 發表于 06-03 16:40 ?1578次閱讀
    <b class='flag-5'>Altera</b> <b class='flag-5'>Agilex</b> 3 <b class='flag-5'>FPGA</b>和<b class='flag-5'>SoC</b>產品介紹

    方案分享 | 高精度時間同步技術的實現與應用

    如何通過硬件級PTSS/CTSS技術實現亞微秒級時間同步,支持多傳感器數據精準對齊?PSB+QX550方案采用GPS/PPS/本地時鐘冗余設計,具備動態容錯功能,適用于自動駕駛測試等需要高精度
    的頭像 發表于 05-28 09:49 ?2373次閱讀
    方案分享 | <b class='flag-5'>高精度</b><b class='flag-5'>時間</b><b class='flag-5'>同步</b>技術的<b class='flag-5'>實現</b>與應用

    Intel-Altera FPGA:通信行業的加速引擎,開啟高速互聯新時代

    與戰略調整收購背景:2015年,英特爾斥資167億美元收購Altera,意圖通過FPGA技術強化AI、邊緣計算等新興領域布局,但收購后未能實現預期協同效應。戰略調整:2025年,英特爾宣布以87.5億
    發表于 04-25 10:19

    Altera Agilex 7 M系列FPGA正式量產出貨

    近日,全球 FPGA 創新技術領導者 Altera 宣布, Agilex 7 M 系列 FPGA 正式量產出貨,這是現階段業界領先的集成高帶
    的頭像 發表于 04-10 11:00 ?1428次閱讀

    Altera Agilex 5 D系列FPGA的性能和能效

    隨著邊緣計算領域的迅速發展,許多應用日益依賴于內存技術來實現更高的性能或每瓦性能。AlteraAgilex 5 D 系列 FPGA 可提供一系列經過精心設計的內存選擇,助力用戶輕
    的頭像 發表于 03-27 13:36 ?1356次閱讀