国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB層疊結(jié)構(gòu)設(shè)計的先決條件

電子產(chǎn)品技術(shù)與應(yīng)用 ? 來源:科技新思路 ? 作者:科技新思路 ? 2025-06-06 15:37 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCB打樣過程中,層疊結(jié)構(gòu)的設(shè)計是至關(guān)重要的環(huán)節(jié)。它不僅關(guān)系到PCB的性能和穩(wěn)定性,還直接影響到生產(chǎn)成本和制造周期。本文將從PCB的兩個重要組成部分Core和Prepreg(半固態(tài)片,簡稱PP)出發(fā),深入探討PCB多層板的層疊結(jié)構(gòu)設(shè)計的先決條件。

wKgZPGhCmsyACH8KAADOusNMqrc822.jpg

一、Core和PP的簡要介紹

Core是PCB多層板的核心組成部分,它的兩個表層都鋪有銅箔,可作為信號層、電源層、地層等導(dǎo)電層。Core的上、下表層之間填充的是固態(tài)材料,具有良好的機械強度和電氣性能。而PP則是一種半固態(tài)的樹脂材料,表面不鋪銅箔,在PCB中起填充作用。PP的材質(zhì)比Core略軟一些,因此在制作多層板時,需配合使用Core和PP,一般在兩個Core之間應(yīng)選用PP作為填充物。

二、層疊結(jié)構(gòu)設(shè)計的先決條件

在進行PCB多層板的層疊結(jié)構(gòu)設(shè)計時,需要預(yù)先獲取以下信息:單板總層數(shù):包括信號層、電源層、地層的數(shù)目。這些層數(shù)的確定需要根據(jù)單板尺寸、單板規(guī)模(如信號數(shù)目、電源種類等)以及EMC的要求進行粗略估計。

2.jpg

單板厚度:單板厚度與導(dǎo)軌寬度有關(guān),同時也取決于總層數(shù)等因素。例如,14層以內(nèi)的單板厚度可以選擇為1.6mm,而16層以上的單板厚度需在2mm以上。在某些設(shè)計中,受限于導(dǎo)軌寬度,而單板總層數(shù)又不能減少,可以采取削邊的方式將單板與導(dǎo)軌接觸的區(qū)域削薄。

目標阻抗:從信號完整性考慮,要求在信號傳輸路徑上實現(xiàn)阻抗的匹配。一般取單端信號對地阻抗為50Ω,而差分對信號間阻抗為100Ω。

PCB材質(zhì)的選擇:主要關(guān)注介電常數(shù)Er和材質(zhì)正切值tanδ。介電常數(shù)越大,則電磁場在該材質(zhì)中導(dǎo)通的能力越強。而材質(zhì)正切值tanδ越大,則信號的損耗越大。在高速電路設(shè)計中,應(yīng)盡量選擇Er和tanδ小的材質(zhì)。嘉立創(chuàng)提供的板材在介電常數(shù)和材質(zhì)正切值方面有著優(yōu)異的表現(xiàn),能夠滿足高速電路設(shè)計的需求。

三、層疊結(jié)構(gòu)設(shè)計的后續(xù)步驟

確定信號層的數(shù)目:根據(jù)PCB上關(guān)鍵器件的擺放位置,打開PCB設(shè)計軟件的飛線顯示功能,可以粗略估計這些關(guān)鍵器件之間的信號線密度,以便對信號層的數(shù)目進行評估。

評估所需電源層、地層的數(shù)目:根據(jù)電源的種類、信號層隔離的要求等,可以評估所需電源層、地層的數(shù)目。

選擇合適的Core和PP厚度:根據(jù)單板總層數(shù)和厚度要求,選擇合適的Core和PP厚度進行搭配。

進行阻抗設(shè)計:根據(jù)目標阻抗要求,進行阻抗設(shè)計,確保信號在傳輸路徑上實現(xiàn)阻抗匹配。

考慮EMC性能:在層疊結(jié)構(gòu)設(shè)計中,還需要考慮EMC性能的要求,通過合理的層疊結(jié)構(gòu)設(shè)計來提高PCB的EMC性能。

綜上所述,PCB多層板的層疊結(jié)構(gòu)設(shè)計是一個復(fù)雜而細致的過程,需要綜合考慮多個因素。通過合理的層疊結(jié)構(gòu)設(shè)計,可以確保PCB的性能和穩(wěn)定性,同時降低生產(chǎn)成本和制造周期。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 層疊
    +關(guān)注

    關(guān)注

    0

    文章

    7

    瀏覽量

    7365
  • PCB
    PCB
    +關(guān)注

    關(guān)注

    1

    文章

    2307

    瀏覽量

    13204
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    復(fù)合機器人機械結(jié)構(gòu)設(shè)計與創(chuàng)新:智能制造的前沿技術(shù)與發(fā)展趨勢

    :復(fù)合機器人機械結(jié)構(gòu)設(shè)計的核心技術(shù) 1.1 多自由度設(shè)計與靈活性提升 多自由度(DOF)設(shè)計是復(fù)合機器人機械結(jié)構(gòu)中最為關(guān)鍵的技術(shù)之一。通過增加機械臂或機器人的自由度,復(fù)合機器人能夠執(zhí)行更復(fù)雜的操作,提供更高的精度和靈活性
    的頭像 發(fā)表于 02-05 15:13 ?83次閱讀
    復(fù)合機器人機械<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>與創(chuàng)新:智能制造的前沿技術(shù)與發(fā)展趨勢

    ePTFE防水透氣膜與塑料零件焊接的結(jié)構(gòu)設(shè)計指南

    ePTFE(膨體聚四氟乙烯)防水透氣膜與塑料零件焊接時的結(jié)構(gòu)設(shè)計問題。一般采用熱熔焊接和超聲波焊接兩種工藝,而超聲波焊接往往需要設(shè)計特殊的焊接結(jié)構(gòu),這是一個非常專業(yè)且關(guān)鍵的工藝環(huán)節(jié),直接決定了產(chǎn)品
    的頭像 發(fā)表于 01-20 11:44 ?288次閱讀
    ePTFE防水透氣膜與塑料零件焊接的<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>指南

    知識分享:產(chǎn)品的結(jié)構(gòu)構(gòu)架與EMC

    知識分享:產(chǎn)品的結(jié)構(gòu)構(gòu)架與EMC結(jié)構(gòu)是產(chǎn)品的重要組成部分,結(jié)構(gòu)不能單獨成為EMC問題的來源,但卻是解決EMC問題的重要途徑。電磁場屏蔽、良好的接地系統(tǒng)以及耦合的避免都要借助于良好的結(jié)構(gòu)設(shè)計
    的頭像 發(fā)表于 01-19 17:07 ?1358次閱讀
    知識分享:產(chǎn)品的<b class='flag-5'>結(jié)構(gòu)</b>構(gòu)架與EMC

    半導(dǎo)體封裝框架的外部結(jié)構(gòu)設(shè)計

    封裝框架的外部結(jié)構(gòu)設(shè)計,核心包含聯(lián)筋(Dambar)與假腳(False leads)兩大關(guān)鍵部分,以下將針對各設(shè)計要素及技術(shù)要求展開詳細說明。
    的頭像 發(fā)表于 12-26 15:03 ?556次閱讀
    半導(dǎo)體封裝框架的外部<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>

    改進型乘法器結(jié)構(gòu)設(shè)計

    位,乘數(shù)的符號擴展位為0,MUL和 MULH指令的兩個操作數(shù)的符號擴展位分別為被乘數(shù)和乘數(shù)的最高位。MUL指令選取Wallace樹形結(jié)構(gòu)壓縮結(jié)果的低32位,其余乘法指令選取Wallace樹形結(jié)構(gòu)壓縮結(jié)果
    發(fā)表于 10-22 07:51

    解析GaN-MOSFET的結(jié)構(gòu)設(shè)計

    GaN-MOSFET 的結(jié)構(gòu)設(shè)計中,p-GaN gate(p 型氮化鎵柵) 和Cascode(共源共柵) 是兩種主流的柵極控制方案,分別適用于不同的應(yīng)用場景,核心差異體現(xiàn)在結(jié)構(gòu)設(shè)計、性能特點和適用范圍上。
    的頭像 發(fā)表于 10-14 15:28 ?935次閱讀
    解析GaN-MOSFET的<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>

    自主創(chuàng)新賦能半導(dǎo)體封裝產(chǎn)業(yè)——江蘇拓能半導(dǎo)體科技有限公司與 “半導(dǎo)體封裝結(jié)構(gòu)設(shè)計軟件” 的突破之路

    的性能、可靠性與成本,而封裝結(jié)構(gòu)設(shè)計作為封裝技術(shù)落地的 “第一道關(guān)卡”,對設(shè)計軟件的依賴性極強。在此背景下,江蘇拓能半導(dǎo)體科技有限公司(以下簡稱 “江蘇拓能”)自主研發(fā)的 “半導(dǎo)體封裝結(jié)構(gòu)設(shè)計軟件 V1.0”(簡稱:半
    的頭像 發(fā)表于 09-11 11:06 ?982次閱讀
    自主創(chuàng)新賦能半導(dǎo)體封裝產(chǎn)業(yè)——江蘇拓能半導(dǎo)體科技有限公司與 “半導(dǎo)體封裝<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>軟件” 的突破之路

    冠坤臺系電容:憑獨特卷繞結(jié)構(gòu)設(shè)計,成為車規(guī)空間內(nèi)能量儲備的 “擴容專家”

    獨特的臺系電容技術(shù),尤其是創(chuàng)新的卷繞結(jié)構(gòu)設(shè)計,成功在車規(guī)空間內(nèi)實現(xiàn)了能量儲備的"擴容",成為行業(yè)內(nèi)的佼佼者。 冠坤電子的核心技術(shù)優(yōu)勢在于其獨特的卷繞結(jié)構(gòu)設(shè)計。傳統(tǒng)的電容器采用簡單的層疊或卷繞方式,容易受到空間限制,難以在
    的頭像 發(fā)表于 08-05 17:07 ?746次閱讀

    如何優(yōu)化層疊結(jié)構(gòu)以提高PCB線路板整體性能簡述

    ? ?優(yōu)化高多層PCB線路板的層疊結(jié)構(gòu)是提升其整體性能的關(guān)鍵步驟,以下從信號完整性、電源完整性、電磁兼容性、散熱性能四大核心目標出發(fā),結(jié)合具體優(yōu)化策略和案例進行說明: 一、信號完整性優(yōu)化 信號層
    的頭像 發(fā)表于 07-10 14:56 ?514次閱讀

    微孔霧化設(shè)備結(jié)構(gòu)設(shè)計要點 – 陶瓷片固定&amp;受力分析

    在微孔霧化驅(qū)動集成芯片的推廣實踐中,我們發(fā)現(xiàn)除了硬件和軟件的迭代升級,結(jié)構(gòu)設(shè)計方面有一個值得顯著關(guān)注的點:微孔設(shè)備的霧化性能(頻率,霧化量和功耗)會受到陶瓷片表面壓力的直接影響。我們強烈建議,在初步
    的頭像 發(fā)表于 05-29 10:42 ?1237次閱讀
    微孔霧化設(shè)備<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>要點 – 陶瓷片固定&amp;受力分析

    OCAD應(yīng)用:菲涅爾透鏡初始結(jié)構(gòu)設(shè)計

    像系統(tǒng),特別是照明系統(tǒng)更為常見。這類系統(tǒng)往往只需要一個單片透鏡,工藝簡單可以模壓成形。在對該類透鏡初始結(jié)構(gòu)設(shè)計時利用 OCAD 程序也非常簡單。只要在數(shù)據(jù)表格中的“表面面型”欄內(nèi)選擇“菲涅爾面”,接著
    發(fā)表于 05-19 08:49

    高層數(shù)層疊結(jié)構(gòu)PCB的布線策略

    高層數(shù) PCB 的布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個高速數(shù)字接口。從布線規(guī)劃和為各接口分配信號層的角度來看,這無疑是一項極具挑戰(zhàn)性的任務(wù)。
    的頭像 發(fā)表于 05-07 14:50 ?1622次閱讀
    高層數(shù)<b class='flag-5'>層疊</b><b class='flag-5'>結(jié)構(gòu)</b><b class='flag-5'>PCB</b>的布線策略

    在任何平臺上使用PetaLinux的先決條件

    本篇文章介紹了在任何平臺上使用 PetaLinux 的先決條件。PetaLinux 是一種嵌入式 Linux 軟件開發(fā)套件 (SDK),主要用于基于 FPGA 的系統(tǒng)級芯片 (SoC) 設(shè)計或 FPGA 設(shè)計。
    的頭像 發(fā)表于 04-24 10:40 ?1548次閱讀
    在任何平臺上使用PetaLinux的<b class='flag-5'>先決條件</b>

    如何在Mac上下載并安裝SPSDK?

    有人有下載和安裝 SPSDK 的說明嗎?先決條件文檔僅適用于 Windows。
    發(fā)表于 03-31 07:49

    將HDF5格式串行為保存模式格式后,文件大小小于預(yù)期怎么解決?

    通過運行 install_prerequisites_tf2.sh,安裝了 TensorFlow* 2 的先決條件。 將 HDF5 格式串行為 SavedModel 格式,但文件大小小于預(yù)期。
    發(fā)表于 03-06 06:17