文章來源：Tom聊芯片智造

原文作者：Tom

本文主要講述為什么芯片制造常用P型硅。

從早期的平面 CMOS 工藝到先進(jìn)的 FinFET，p 型襯底在集成電路設(shè)計(jì)中持續(xù)被廣泛采用。為什么集成電路的制造更偏向于P型硅？

什么是P型硅與N型硅？

在本征硅中，導(dǎo)電能力很差；向其中摻入五價(jià)元素（如磷 P、砷 As、銻 Sb）后，會(huì)多出一個(gè)“自由電子”；這些自由電子能自由移動(dòng) → 形成電子導(dǎo)電為主的半導(dǎo)體，稱為N型硅。

摻雜三價(jià)元素（如硼 B），由于硼原子比硅少一個(gè)價(jià)電子 → 會(huì)在晶格中形成“空穴”；這些空穴可以自由移動(dòng)，成為多數(shù)載流子，用于構(gòu)建NMOS器件。

采用P型硅的歷史和實(shí)用原因？

1， NMOS器件早期主導(dǎo)

在70~80年代，早期數(shù)字電路多采用NMOS-only 邏輯電路。

NMOS結(jié)構(gòu)速度快、易于制作，直接構(gòu)建在P型襯底上即可，不需要額外的阱（well）結(jié)構(gòu)；

所以：P型襯底就是天然支持NMOS器件的基底。

2，CMOS技術(shù)延續(xù)了P型晶圓結(jié)構(gòu)

CMOS技術(shù)出現(xiàn)后，要同時(shí)集成 NMOS 和 PMOS：

NMOS：仍建在 P型 substrate 上（與之前NMOS流程兼容）

PMOS：在 P型 substrate 上構(gòu)建 N-well 來容納PMOS

這意味著只需增加一個(gè)摻雜步驟，就能在已有的P型襯底上完成CMOS制造。

3，工藝兼容與良率控制

使用P型襯底更易控制 latch-up問題；

電子作為少子（在P型中），擴(kuò)散距離短，寄生效應(yīng)易抑制；

襯底接地設(shè)計(jì)、阱隔離結(jié)構(gòu)也圍繞P型硅工藝進(jìn)行優(yōu)化。

4，襯底電位固定（簡(jiǎn)化偏置）

P型襯底直接接地（GND）即可，作為統(tǒng)一參考電位；若為N型襯底，襯底要接VDD，會(huì)因負(fù)載變化引入電位波動(dòng)，造成PMOS VT偏移和噪聲問題。