1.RDMA 傳輸系統架構設計目的
隨著數據中心對于網絡帶寬和延遲的要求日益增長,傳統的 TCP/IP 網絡已無法滿足性能要求, RDMA 網絡則憑借其高帶寬、低延時的特性脫穎而出錯誤!未找到引用源。相較于傳統 TCP/IP 協議, RDMA 具有零拷貝、不需要 CPU 接入、消息基于事務等特點。
該系統架構主要解決適合于FPGA端的RDMA傳輸。它支持FPGA之間,FPGA與PC之間高速通信。只需一根光纖(當然,PC端需要轉接卡,將光纖轉入PC端,例如100G的CX455A-ECAT 100Gbe網卡 就可以)。它注重通用性強,性能優越,非私有化協議設計,以便用戶后續升級或更換IP。
2. RDMA 協議與傳統 TCP/IP 協議在通信過程中的區別
如圖 1 所示,左側部分為傳統 TCP/IP 協議的通信過程,首先使操作系統進入內核態,而后傳輸的數據通過 BUFFER 拷貝進 TCP/IP 協議棧進行組包處理,而后通過網卡(NIC)驅動下發到網卡內的 BUFFER。右側部分則為 RDMA 協議的通信過程,其將 RDMA 協議部署在融合以太網卡(RNIC)上,在對數據包的組裝和拆解過程中,不需要 CPU 及操作系統介入干預,也不需要進行內存拷貝操作。當發送數據包時,直接由應用程序通知網卡要發送的數據在內存中的起始地址及數據長度,而后 RNIC 則讀取其已經在內存中注冊好的區域數據并依照協議規范進行數據包的組裝及傳輸。

3.系統架構如圖2:

圖2 系統架構圖
對IP的簡單控制由Microblaze完成,DDR負責讀寫等數據緩存。該架構也可以換成zynq的arm控制,便于后續NVMe oF開發。
視頻可以搜B站 用戶名: 專注與守望
4測試
在xilinx開發平臺測試,網卡支持100G,選用的是CX455A-ECAT 100Gbe。該IP支持 RoCE V2。實測數據:
SEND71Gbps
READ91 Gbps(PC端給FPGA發包,受PC性能限制多一點)
WRITE 96 Gbps
審核編輯 黃宇
-
FPGA
+關注
關注
1660文章
22412瀏覽量
636374 -
內存
+關注
關注
9文章
3210瀏覽量
76377 -
傳輸系統
+關注
關注
0文章
164瀏覽量
38121 -
RDMA
+關注
關注
0文章
99瀏覽量
9618
發布評論請先 登錄
GT-BGA-2003高性能BGA插座
國產高性能ONFI IP解決方案全解析
2025年高性能音頻傳輸模塊選購指南與應用方案推薦
高性能網絡存儲設計:NVMe-oF IP的實現探討
GT-BGA-2002高性能BGA測試插座
AMD UltraScale架構:高性能FPGA與SoC的技術剖析
Xilinx高性能低延時8通道PCIe-DMA控制器IP,SGDMA,QDMA,CDMA,RDMA, V4L2驅動,高速視頻采集, 高速AD采集
基于DSP與FPGA異構架構的高性能伺服控制系統設計
高性能 RDMA 傳輸系統:通用性及高性能架構考慮
評論