人工智能、機器學習、云計算等應用的發展推動了智算/數據中心交換網絡數據傳輸速率的迅速增長，對高速有線收發機系統中的時鐘倍頻器的工作速度、抖動、面積和功耗等性能提出了更高的要求。基于環形振蕩器的注入鎖定時鐘倍頻器具有低抖動多相時鐘產生、緊湊布局、高能效和高魯棒性等優勢，成為有線收發機系統中多相時鐘產生的有效解決方案。但注入鎖定時鐘倍頻器面臨固有注入相位誤差、最優注入脈沖寬度及其隨PVT變化的漂移等挑戰，限制了注入鎖定時鐘倍頻器性能的進一步提升和推廣應用。

針對上述關鍵問題，微電子所高頻高壓中心劉新宇研究員/鄭旭強研究員團隊提出了一種新型基于環形振蕩器的注入鎖定時鐘倍頻器。團隊提出了寬脈沖注入和傳統窄脈沖注入相結合的互補注入方案，有效消除了窄脈沖注入引入的固有相位誤差，同時增強了相位噪聲抑制能力；設計了脈寬自適應注入脈沖產生電路，實現不同PVT下的最佳噪聲抑制；開發了基于失鎖檢測和環路選擇的頻率追蹤環路，擴展了頻率鎖定范圍。該注入鎖定振蕩器被集成到高速有線收發機，實現了112Gb/s PAM4調制數據傳輸。

研究成果以“A Low-Jitter and Low-Reference-SpurRing-VCO-Based Injection-Locked Clock Multiplier Utilizing aComplementary-Injection Scheme and an Adaptive Pulsewidth Adjustment”為題發表在集成電路設計領域頂級期刊Journal of Solid-State Circuits（JSSC）上，微電子所研究生王則棟為第一作者，微電子所鄭旭強研究員為通訊作者。該項研究得到了國家重點研發計劃和國家自然科學基金的支持。

論文鏈接：https://ieeexplore.ieee.org/document/10742924

圖1. 提出的基于環形振蕩器的注入鎖定時鐘倍頻器

圖2. （a）芯片照片及各模塊功耗；（b）RMS抖動隨電源電壓變化圖；（c）RMS抖動隨VCO控制電壓變化圖