AMD Versal AI 引擎使您能夠擴(kuò)展數(shù)字信號(hào)處理（ DSP ）算力與面向未來的設(shè)計(jì)，從而適應(yīng)當(dāng)前和下一代計(jì)算密集型 DSP 應(yīng)用。借助 Versal AI 引擎，客戶能以更低的功耗1和更少的可編程邏輯資源2獲得高性能 DSP。

“Versal AI 引擎可以在降低功率預(yù)算的情況下提升 DSP 計(jì)算密度。這種效率使得 Versal AI 引擎能夠在嚴(yán)格的功率預(yù)算內(nèi)應(yīng)對(duì)最嚴(yán)苛的 DSP 應(yīng)用。”

—— Udayan Sinha

AMD 高級(jí)產(chǎn)品營(yíng)銷經(jīng)理

可以從這些計(jì)算功能中受益的市場(chǎng)包括測(cè)試與測(cè)量、醫(yī)學(xué)成像/醫(yī)療，以及其他需要在 GSPS 吞吐量范圍內(nèi)運(yùn)行的高吞吐量實(shí)時(shí) DSP 市場(chǎng)。

利用 AMD Vitis 統(tǒng)一軟件平臺(tái)，Versal AI Engine 設(shè)計(jì)可以通過基于 C 的設(shè)計(jì)流程進(jìn)行編程。對(duì)于更傾向于基于模型的流程的工程師，則可以使用 Vitis Model Composer（ MathWorks Simulink 插件）。此外，DSP 庫(kù)函數(shù)、API 和增強(qiáng)型 IP 核的集合可實(shí)現(xiàn)高性能 DSP 設(shè)計(jì)的快速開發(fā)。

您可以訪問 AMD GitHub 查看我們的 Versal AI 引擎 GitHub 設(shè)計(jì)教程和 DSP 庫(kù)。

您也可以由我們的網(wǎng)絡(luò)研討會(huì)系列開始入手，來自 AMD 的專家將介紹 Versal AI 引擎技術(shù)并演示如何使用它們來加速各種有價(jià)值的 DSP 算法。該網(wǎng)絡(luò)研討會(huì)系列的主題包括：

Versal Adaptive SoC 與 AI 引擎技術(shù)介紹

使用 Versal AI 引擎加速多相信道器設(shè)計(jì)

使用 Versal AI 引擎加速 FFT 算法

如果您希望了解 Versal AI 引擎在 DSP 基準(zhǔn)測(cè)試中與傳統(tǒng) HDL 實(shí)現(xiàn)的對(duì)比情況，請(qǐng)聯(lián)系您的銷售代表了解基準(zhǔn)測(cè)試設(shè)計(jì)。

總之，Versal AI 引擎可以通過降低動(dòng)態(tài)功耗和可編程邏輯資源來加速高性能 DSP 應(yīng)用。如果您當(dāng)前的 DSP 應(yīng)用由于資源或功耗限制而遇到潛在的擴(kuò)展問題，Versal AI 引擎是釋放您當(dāng)前和下一代 DSP 計(jì)算能力的理想解決方案。

1. 基于 AMD 于 2024 年 2 月委托的第三方基準(zhǔn)測(cè)試，在信號(hào)處理應(yīng)用 FIR 實(shí)現(xiàn)中，對(duì)帶有 AMD Vitis for AI 設(shè)計(jì)工具的 AMD Versal 自適應(yīng) SoC 與帶有 Vivado 軟件和 Vitis Model Composer 工具版本 2023.1 的傳統(tǒng)可編程邏輯進(jìn)行了比較。結(jié)果為 3 種設(shè)計(jì)的平均值。結(jié)果會(huì)因設(shè)計(jì)規(guī)格而異。（VER-034）

2. 根據(jù) AMD 于 2024 年 2 月委托第三方進(jìn)行的基準(zhǔn)測(cè)試，測(cè)試對(duì)象為搭載 AMD Vitis for AI 設(shè)計(jì)工具的 AMD Versal 自適應(yīng) SoC，以及在信號(hào)處理應(yīng)用 FIR 實(shí)施中使用 Vivado 軟件和 Vitis Model Composer 工具 2023.1 版本的傳統(tǒng)可編程軟件實(shí)施。結(jié)果取 4 個(gè)設(shè)計(jì)的平均值。結(jié)果將根據(jù)設(shè)計(jì)規(guī)格而有所不同。（VER-035）