国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

用硬件fpga實現(xiàn)蜜罐技術(shù)的這些要點,學(xué)到就賺了

電子設(shè)計 ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2017-12-15 10:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. 項目背景

蜜罐技術(shù)由來已久,蜜罐(Honeypot)是一種在互聯(lián)網(wǎng)上運行的計算機系統(tǒng)。它是專門為吸引并誘騙那些試圖非法闖入他人計算機系統(tǒng)的人(如電腦黑客)而設(shè)計的,蜜罐系統(tǒng)是一個包含漏洞的誘騙系統(tǒng),它通過模擬一個或多個易受攻擊的主機,給攻擊者提供一個容易攻擊的目標(biāo)。由于蜜罐并沒有向外界提供真正有價值的服務(wù),因此所有對蜜罐嘗試都被視為可疑的。蜜罐的另一個用途是拖延攻擊者對真正目標(biāo)的攻擊,讓攻擊者在蜜罐上浪費時間。簡單點一說:蜜罐就是誘捕攻擊者的一個陷阱。根據(jù)蜜罐與攻擊者之間進行的交互,可以分為3類:低交互蜜罐,中交互蜜罐和高交互蜜罐。

目前市面上的蜜罐都是利用軟件來實現(xiàn)的,軟件有它速度慢、依賴性強、程序復(fù)雜等弱點,基于蜜罐需要快速大量的數(shù)據(jù)匹配(入侵審計等)和安全的系統(tǒng)(簡單),我們想到可以用硬件FPGA實現(xiàn)蜜罐技術(shù)。目前用硬件實現(xiàn)蜜罐技術(shù)在網(wǎng)絡(luò)和相關(guān)書籍雜志上都不曾出現(xiàn)過。

2.項目目標(biāo)

作為我們用XILINUX公司的SPARTEN-3E實驗板來做的這次實驗,我們在基本的低交互蜜罐的基礎(chǔ)上,自己編寫了操作系統(tǒng)和內(nèi)核,做到了高交互的蜜罐系統(tǒng)。

3.項目的主要內(nèi)容

本項目一共分為三部分

a.蜜墻的設(shè)定

功能:

利用FPGA實現(xiàn)IDS和入侵檢測、入侵審計的功能

防止黑客利用蜜罐作為跳板攻擊服務(wù)器

b.蜜罐的構(gòu)建

功能:

用FPGA模擬出一個真實的操作系統(tǒng)

在FPGA實驗板上用操作系統(tǒng)建立一個高交互的蜜罐,讓黑客攻擊

c.數(shù)據(jù)的采集和分析

功能:

把蜜罐上的有效數(shù)據(jù)安全的轉(zhuǎn)移到其他地方

研究并分析黑客或木馬病毒的攻擊行為

4.項目關(guān)鍵技術(shù)及創(chuàng)新點的論述

關(guān)鍵技術(shù)包括:IDS入侵檢測、入侵審計、蜜罐技術(shù)及其相關(guān)的日志記錄分析,honeynet和蜜墻功能。

國內(nèi)目前還沒有任何用FPGA或者相關(guān)的硬件平臺來實現(xiàn)蜜罐、蜜墻,所有的蜜罐技術(shù)都是基于在軟件平臺上的實現(xiàn)。同時,F(xiàn)PGA的終端安全防護一直處于被動防護的狀態(tài),如果可以用蜜罐技術(shù),就能把終端防護由被動變?yōu)橹鲃?,能加有效安全得保護終端的安全。

5.項目的成果

我們最終完成了項目主要工作中的功能實現(xiàn),并對于整個蜜罐蜜墻所組成的系統(tǒng)用不同的攻擊手段進行了測試,測試結(jié)果表明,我們用FPGA實現(xiàn)的這套系統(tǒng)可以完成期望的目標(biāo)。

1.采用FPGA實現(xiàn)蜜墻技術(shù),幾乎包含現(xiàn)在終端攻擊中全部的攻擊方式的入侵檢測。

2.利用蜜墻將攻擊誘導(dǎo)到FPGA實現(xiàn)的蜜罐上。

3.實現(xiàn)了日志記錄,檢測并分析攻擊的特征和方式,來更進一步了解攻擊,為今后的防御贏得主動。

需求分析和項目目標(biāo)

1.1 需求分析

蜜罐發(fā)展的3個過程:

低交互蜜罐最大的特點是模擬。蜜罐為攻擊者展示的所有攻擊弱點和攻擊對象都不是真正的產(chǎn)品系統(tǒng),而是對各種系統(tǒng)及其提供的服務(wù)的模擬。由于它的服務(wù)都是模擬的行為,所以蜜罐可以獲得的信息非常有限,只能對攻擊者進行簡單的應(yīng)答,它是最安全的蜜罐類型。

中交互是對真正的操作系統(tǒng)的各種行為的模擬,它提供了更多的交互信息,同時也可以從攻擊者的行為中獲得更多的信息。在這個模擬行為的系統(tǒng)中,蜜罐可以看起來和一個真正的操作系統(tǒng)沒有區(qū)別。它們是真正系統(tǒng)還要誘人的攻擊目標(biāo)。

高交互蜜罐具有一個真實的操作系統(tǒng),它的優(yōu)點體現(xiàn)在對攻擊者提供真實的系統(tǒng),當(dāng)攻擊者獲得ROOT權(quán)限后,受系統(tǒng),數(shù)據(jù)真實性的迷惑,他的更多活動和行為將被記錄下來。缺點是被入侵的可能性很高,如果整個高蜜罐被入侵,那么它就會成為攻擊者下一步攻擊的跳板。

但是,如果我們有一個蜜墻來有效的防治黑客利用蜜罐作為跳板,那么就可以很好的解決高交互蜜罐的缺點,讓蜜罐真正變成一個我們可以控制的安全的陷阱。并且我們用硬件實現(xiàn)蜜罐技術(shù),比用軟件在速度上快數(shù)百倍,F(xiàn)PGA上可以安裝實時性操作系統(tǒng),并且硬件比軟件在程序上更簡單、更基礎(chǔ),防護效果更好。

1.2實現(xiàn)的功能目標(biāo)

用FPGA實現(xiàn)高交互的蜜罐技術(shù)并實現(xiàn)蜜墻功能,通過對硬件的底層編程實現(xiàn)

1.3項目可行性分析

因為用硬件實現(xiàn)蜜罐技術(shù)在目前世界、至少是中國網(wǎng)站上沒有出現(xiàn)過,屬于首創(chuàng),里面的很多技術(shù)問題尤其是軟件到硬件的編程和實現(xiàn)是我們所面臨的主要問題,但是硬件的速度快,結(jié)構(gòu)簡單,實時性好,這些特點我們可以充分利用在蜜罐和蜜墻上,來實現(xiàn)我們的硬件蜜罐,比軟件實現(xiàn)的優(yōu)勢還是非常的明顯的。

項目總體設(shè)計

2.1總體結(jié)構(gòu)圖

2014109134452835.jpg

上面是我們大致的系統(tǒng)架構(gòu)圖。我們可以看到,以太網(wǎng)相當(dāng)于外網(wǎng)通過路由器首先經(jīng)過我們用FPGA實現(xiàn)的蜜墻。他具有IDS、入侵檢測、入侵審計等多種功能,最重要的是,高交互的蜜罐很容易在被攻破以后被黑客作為攻擊主服務(wù)器的跳板,但是蜜墻就可以做好很好的防止從蜜罐到服務(wù)器的攻擊,簡單的說,他對于蜜罐是一個只進不出的防火墻。

數(shù)據(jù)流經(jīng)過了蜜墻以后,我們對數(shù)據(jù)進行分析,當(dāng)沒有發(fā)現(xiàn)攻擊信息的時候,數(shù)據(jù)流作為正常數(shù)據(jù)通過蜜墻發(fā)給服務(wù)器,如果我們檢測出了入侵攻擊,那么蜜墻會利用IP欺騙技術(shù)把攻擊的數(shù)據(jù)流引到蜜罐上,這樣黑客攻擊的就只能是蜜罐而無法接觸到真正的服務(wù)器。

在蜜罐上,我們進行實時監(jiān)控,黑客的一舉一動都在我們的監(jiān)視下,通過安全的途徑把蜜罐上的信息導(dǎo)出,我們可以分析這些信息對黑客的行為進行了解和掌握,并以此來對未來其他的攻擊方式進行主動的防御。

FPGA硬件實現(xiàn)帶網(wǎng)絡(luò)連接的操作系統(tǒng)內(nèi)核

3.1系統(tǒng)硬件的基本構(gòu)成與配置

系統(tǒng)的硬件設(shè)計使用 Xilinx Platform Studio 集成開發(fā)環(huán)境中的 Base System Builder 進行配置。完成設(shè)計的系統(tǒng)框圖如圖XX所示。

2014109134452873.jpg

系統(tǒng)硬件框圖

整個系統(tǒng)硬件的核心是Microblaze 處理器,處理器的基本配置和主要外設(shè)包括:

3.2 硬件功能與指標(biāo)

一、Microblaze 處理器:

處理器總線頻率: 66.7 MHz;

片上內(nèi)存(BRAM):16KB;

由于Spartan-3e XC3S500E 的BRAM資源有限,沒有選擇 Cache 功能;

二、基本外設(shè)配置:

(1)串口:RS232_DCE

波特率:115200,使用中斷;

(2)以太網(wǎng)MAC:

使用 Xilinx Ethernet_MAC IP,其配置參數(shù)為:No DMA,使用中斷,并選擇 FIFO 方式,以滿足在 Xilkernel 系統(tǒng)下,使用lwIP 進行 socket 編程的需求;

(3)定時器

采用一個32位定時器,并使用中斷。

(4)DDR_SRAM:

使用開發(fā)板上的 32Mx16內(nèi)存,并配置為 OPB DDR。

此外,系統(tǒng)硬件中還包括:中斷控制器、8個與通用I/O連接的LED,以及調(diào)試模塊。更為詳盡的硬件平臺細(xì)節(jié),可以參照系統(tǒng)的硬件描述文件(MHS)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22415

    瀏覽量

    636495
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    電子工程師設(shè)計相關(guān)要點與案例分析

    設(shè)計 設(shè)計核心與硬件構(gòu)成 :以現(xiàn)場可編程門陣列FPGA為核心控制部件,基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡE系列的XC2S100E芯片上編程實現(xiàn)。系統(tǒng)
    的頭像 發(fā)表于 02-27 09:30 ?96次閱讀

    FPGA 入門必看:Verilog 與 VHDL 編程基礎(chǔ)解析!

    很多開發(fā)者第一次接觸FPGA,都會有同樣的疑問:FPGA硬件,不是軟件,怎么寫程序?答案就是硬件描述語言(HDL),最常用的就是Veri
    的頭像 發(fā)表于 01-19 09:05 ?466次閱讀
    <b class='flag-5'>FPGA</b> 入門必看:Verilog 與 VHDL 編程基礎(chǔ)解析!

    總結(jié)學(xué)習(xí)硬件設(shè)計要點

    的電路單元。所以,首先要掌握最基本的電路單元的設(shè)計。這些電路單元,都可以在數(shù)電、模電、電力電子技術(shù)、高頻電子線路、單片機、電子測量技術(shù)當(dāng)中學(xué)到,先搞懂教課書上經(jīng)典電路的計算、仿真與驗證
    發(fā)表于 01-06 06:40

    ADC模數(shù)轉(zhuǎn)換實戰(zhàn):硬件設(shè)計與軟件開發(fā)要點指南!

    ADC硬件設(shè)計與軟件開發(fā)的關(guān)鍵要點,為開發(fā)者提供ADC轉(zhuǎn)換的實戰(zhàn)指導(dǎo)。 本文將分享硬件參考設(shè)計及LuatOS開發(fā)相關(guān)API,帶你快速了解ADC的軟硬件
    的頭像 發(fā)表于 12-16 13:25 ?408次閱讀
    ADC模數(shù)轉(zhuǎn)換實戰(zhàn):<b class='flag-5'>硬件</b>設(shè)計與軟件開發(fā)<b class='flag-5'>要點</b>指南!

    構(gòu)建可靠USB應(yīng)用:硬件設(shè)計要點與LuatOS開發(fā)技巧!

    實現(xiàn)穩(wěn)定可靠的USB通信,既依賴于嚴(yán)謹(jǐn)?shù)?b class='flag-5'>硬件電路設(shè)計,也離不開高效的軟件開發(fā)支持。本文將從電源管理、信號完整性等硬件角度出發(fā),結(jié)合LuatOS平臺的API使用技巧,為開發(fā)者提供一站式USB開發(fā)
    的頭像 發(fā)表于 12-15 10:46 ?232次閱讀
    構(gòu)建可靠USB應(yīng)用:<b class='flag-5'>硬件</b>設(shè)計<b class='flag-5'>要點</b>與LuatOS開發(fā)技巧!

    嵌入式和FPGA的區(qū)別

    嵌入式系統(tǒng)與FPGA的核心差異:軟件定義功能VS硬件可重構(gòu)。嵌入式適合通用計算,開發(fā)門檻低;FPGA憑借并行處理實現(xiàn)納秒級響應(yīng),但成本高、開發(fā)難。二者融合的SoC器件正成為未來趨勢,平
    發(fā)表于 11-19 06:55

    復(fù)雜的軟件算法硬件IP核的實現(xiàn)

    Compiler)將算法編譯轉(zhuǎn)化為可綜合的 Verilog 文本,進而通過 FPGA硬件實現(xiàn)算法。 1.C to Hardware 技術(shù)簡介 AltiumDesign
    發(fā)表于 10-30 07:02

    【開源FPGA硬件硬件黑客集結(jié):開源FPGA開發(fā)板測評活動全網(wǎng)火熱招募中......

    、硬件接入、視頻演示得。 報告形式:【小眼睛科技開源FPGA開發(fā)板試用】試用體驗+自擬標(biāo)題 試用報告需發(fā)布在 電子發(fā)燒友FPGA開發(fā)者技術(shù)社區(qū) ,地址鏈接如下:https
    發(fā)表于 10-29 11:37

    如何利用Verilog HDL在FPGA實現(xiàn)SRAM的讀寫測試

    本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA實現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點。在FPGA實現(xiàn)SRAM讀寫測試,包括設(shè)計SRA
    的頭像 發(fā)表于 10-22 17:21 ?4352次閱讀
    如何利用Verilog HDL在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實現(xiàn)</b>SRAM的讀寫測試

    使用Verilog在FPGA實現(xiàn)FOC電機控制系統(tǒng)

    在自動駕駛、電動滑板車、無人機甚至工業(yè)自動化領(lǐng)域,高性能電機控制是不可或缺的核心技術(shù)。而如果你對硬件有足夠的熱情,你會發(fā)現(xiàn):傳統(tǒng) MCU 實現(xiàn) FOC(Field-Oriented
    的頭像 發(fā)表于 08-21 15:27 ?5349次閱讀
    使用Verilog在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實現(xiàn)</b>FOC電機控制系統(tǒng)

    ADC和FPGA之間LVDS接口設(shè)計需要考慮的因素

    本文描述了ADC和FPGA之間LVDS接口設(shè)計需要考慮的因素,包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)時序違例解決方法以及硬件設(shè)計要點。
    的頭像 發(fā)表于 07-29 10:01 ?5403次閱讀
    ADC和<b class='flag-5'>FPGA</b>之間LVDS接口設(shè)計需要考慮的因素

    基于Matlab與FPGA的雙邊濾波算法實現(xiàn)

    前面發(fā)過中值、均值、高斯濾波的文章,這些只考慮了位置,并沒有考慮相似度。那么雙邊濾波來了,既考慮了位置,有考慮了相似度,對邊緣的保持比前幾個好很多,當(dāng)然實現(xiàn)上也是復(fù)雜很多。本文將從原理入手,采用Matlab與FPGA設(shè)計
    的頭像 發(fā)表于 07-10 11:28 ?4562次閱讀
    基于Matlab與<b class='flag-5'>FPGA</b>的雙邊濾波算法<b class='flag-5'>實現(xiàn)</b>

    基于FPGA的壓縮算法加速實現(xiàn)

    本設(shè)計中,計劃實現(xiàn)對文件的壓縮及解壓,同時優(yōu)化壓縮中所涉及的信號處理和計算密集型功能,實現(xiàn)對其的加速處理。本設(shè)計的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA
    的頭像 發(fā)表于 07-10 11:09 ?2400次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實現(xiàn)</b>

    火爆開發(fā)中 | 開源FPGA硬件板卡,硬件第一期發(fā)布

    參考。該書不僅從宏觀市場角度分析整個FPGA市場及發(fā)展,并從硬件架構(gòu)原理及軟件使用方法多個層面闡述FPGA開發(fā)的各個方面,并以紫光同創(chuàng)FPGA的器件特性作為分析案列,深入淺出講解
    發(fā)表于 07-09 13:54

    FPGA從0到1學(xué)習(xí)資料集錦

    附開發(fā)指南+電路圖集+例程源碼 本文敘述概括了 FPGA 應(yīng)用設(shè)計中的要點,包括,時鐘樹、FSM、latch、邏輯仿真四個部分。 FPGA 的用處比我們平時想象的用處更廣泛,原因在于其中集成的模塊
    發(fā)表于 05-13 15:41