国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

常用時序約束使用說明-v1

XL FPGA技術交流 ? 2024-11-01 11:06 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群


為了節省每層導入網表的時間,在設置中我們通常不會勾選Aoto Load place and route Data 前面的勾選框。這樣每次編譯完成之后Show/Hide Tcl Command Console菜單項是灰色的。

第一步要先加載見表數據。Floorplan-->View Floorplan。

這時再次打開Tools--> Show/Hide Tcl Command Console,在Console最下面就會出現命令輸入框。


TCL操作命名

report_clocks會報告所有的時鐘關系

all_clocks 把系統使用的時鐘報告出來


all_registers可以查看所有的寄存器的完整路徑


all_inputs/all_outputs 可以查看輸入輸出端口



get_ports*

get_nets *


get_pins *|*

get cells *


===========================================

set_max_delay(set_min_delay)

首先看到文件的層次結構是下面的


路徑在key2_detect_isnt中。代碼如下,如果我們想看state到cnt的路徑


打印10條路徑,以第一條為例

report_timing -from key2_detect_inst/state* -file timing_test.txt -npaths 10

通過get_cells打印所有的cells,并通過空格轉回車清晰顯示。



% get_cellskey2_detect_inst/state~FF

key2_detect_inst/state~FF


為了防止約束失敗,我們在Tcl輸入框中驗證,沒有告警或者錯誤說明約束的寫法是正確的

set_max_delay 5.00 -from [get_cells key2_detect_inst/state~FF] -through [get_cells key2_detect_inst/state~FF]


Set Clock Uncertainty

器件本身對Uncertainty是有默認的約束值的。打開timing.rpt文件就可以看到相應的約束值。

我們可以通過set_clock_uncertainty加大約束值,以上面為例,默認是120ps的uncertainty,通過下面的約束之后變成了180ps。

set_clock_uncertainty -to clk -setup 0.06





原文標題:常用時序約束使用說明-v1

文章出處:【微信公眾號:易靈思FPGA技術交流】歡迎添加關注!文章轉載請注明出處。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22412

    瀏覽量

    636360
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Vivado時序約束中invert參數的作用和應用場景

    在Vivado的時序約束中,-invert是用于控制信號極性的特殊參數,應用于時鐘約束(Clock Constraints)和延遲約束(Delay Constraints)中,用于指定
    的頭像 發表于 02-09 13:49 ?213次閱讀
    Vivado<b class='flag-5'>時序</b><b class='flag-5'>約束</b>中invert參數的作用和應用場景

    HZ-RK3506G2-MiniEVM技術規格說明V1

    HZ-RK3506G2-MiniEVM技術規格說明V1
    發表于 01-21 14:14 ?0次下載

    vivado中常用時序約束指令介紹

    在vivado中,我們常用時序約束指令主要包括如下幾個方面。
    的頭像 發表于 01-20 16:15 ?319次閱讀

    輸入引腳時鐘約束_Xilinx FPGA編程技巧-常用時序約束詳解

    中,同一個系統時鐘既傳輸數據也獲取數據。考慮到板子路徑延時和時鐘抖動,接口的操作頻率不能太高。 圖1?1 簡化的系統同步輸入SDR接口電路圖 圖1?2SDR系統同步輸入時序
    發表于 01-16 08:19

    時序約束問題的解決辦法

    Time 是否滿足約束。 我們要留意的是 WNS 和 WHS 兩個數值,如果這兩個數值為紅色,就說明時序不滿足約束。下面將解釋怎么解決這個問題。 1. Setup Time 違例
    發表于 10-24 09:55

    Pcie Demo使用說明-v1

    安裝一次即可。 (1)當執行make時可能會報錯 通過以下指令來解決 : sudo apt-get install gcc-12 (2)執行“sudo insmod pcie_dma.ko
    的頭像 發表于 07-10 11:00 ?493次閱讀
    Pcie Demo<b class='flag-5'>使用說明</b>-<b class='flag-5'>v1</b>

    音諾恒 全志A133收銀機POS機主板規格書-V1

    音諾恒全志A133收銀機POS機主板規格書-V1
    發表于 06-11 18:09 ?0次下載

    音諾恒 全志A133商顯安卓主板規格書-V1

    音諾恒 全志A133商顯安卓主板規格書-V1
    發表于 06-11 18:08 ?1次下載

    DMR818S-5W數字對講機模塊V1規格書

    DMR818S-5W數字對講機模塊V1規格書
    發表于 05-26 14:57 ?2次下載

    SFD01 跌倒檢測模塊 V1規格書

    SFD01跌倒檢測模塊V1規格書
    發表于 05-21 17:42 ?0次下載

    西門子再收購EDA公司 西門子宣布收購Excellicon公司 時序約束工具開發商

    精彩看點 此次收購將幫助系統級芯片 (SoC) 設計人員通過經市場檢驗的時序約束管理能力來加速設計,并提高功能約束和結構約束的正確性 ? 西門子宣布 收購 Excellicon 公司
    的頭像 發表于 05-20 19:04 ?1588次閱讀
    西門子再收購EDA公司  西門子宣布收購Excellicon公司  <b class='flag-5'>時序</b><b class='flag-5'>約束</b>工具開發商

    FPGA時序約束之設置時鐘組

    Vivado中時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了時鐘組或false路徑。使用set_clock_groups命令可以使
    的頭像 發表于 04-23 09:50 ?1350次閱讀
    FPGA<b class='flag-5'>時序</b><b class='flag-5'>約束</b>之設置時鐘組

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束時序
    的頭像 發表于 03-24 09:44 ?4832次閱讀
    一文詳解Vivado<b class='flag-5'>時序</b><b class='flag-5'>約束</b>

    WT588F02B-8S(B2)語音芯片資料V1

    WT588F02B-8S(B2)語音芯片資料V1
    發表于 03-13 09:53 ?0次下載

    STLINK-V2使用說明

    電子發燒友網站提供《STLINK-V2使用說明書.pdf》資料免費下載
    發表于 03-11 15:55 ?3次下載