當柵與襯底之間存在壓差時，它們之間存在電場，靜電邊界條件使多晶硅靠近氧化層界面附近的能帶發生彎曲，并且電荷耗盡，從而形成多晶硅柵耗盡區。該耗盡區會在多晶硅柵與柵氧化層之間產生一個額外的串聯電容。當柵氧化層厚度減小到 2nm 以下，此電容的影響也會變得越來越嚴重，已經不再可以忽略。

多晶硅柵耗盡的寬度不像襯底量子效應那么復雜，它只需要采用簡單的靜電學就可以估算柵耗盡區的寬度。重摻雜的柵的摻雜濃度比輕摻雜的溝道的摻雜濃度要高，在亞閾值區，氧化層界面電位移的連續性意味著柵極的能帶彎曲小于襯底的能帶彎曲。考慮一個偏置到反型區的NMOS 的n型重摻雜的多晶硅，平帶電壓（VFB）和襯底電壓降（Φs）、柵電壓降（Φg）、氧化層電壓降（Vox）之和等于柵壓（Vg）：

利用柵氧化層的邊界條件和高斯定理對公式（2-17）進行化簡求解，當Vg＞Vth時，求得柵耗盡的寬度Xgd的公式如下：

圖2~21a所示為柵極耗盡層的寬度Xgd，圖2-21b所示為柵耗盡的等效電容、柵氧化層的等效電容和襯底量子效應的等效電容的等效電路圖，圖2-21c所示為柵耗盡和襯底量子化的示意圖。