本訊于3月21日，來自三星半導體的官方微信公眾號透露，他們正在研發名為CMM-H的混合存儲CXL模組。這一模組獨特之處在于整合了DRAM內存與NAND閃存。

值得注意的是，作為新型高速互聯技術，CXL具備更高的數據處理能力和更低的延遲，能夠有效促進CPU與外部設備的結合。

據三星展示的圖片顯示，此模組可以通過CXL接口在閃存部分及CPU之間進行I/O塊傳輸，也可以運用DRAM緩存和CXL接口達到64字節的內存I/O傳輸。

據規劃，CMM-H模塊能更好地簡化訪問方式，降低總體成本（TCO），成為持久內存的潛在選擇。

按照三星今年上半年的計劃，我們有望見到一款實驗性的CMM-H產品，它將搭載FPGA基礎的CXL1.1控制器和E3.L2T規格，最大容量為4TB且帶寬高達8Gb/s。

展望未來，既然預計方向是商業量產的CMM-H模塊，那么基于ASIC成熟控制器的CXL3.0規范應在2026年得以應用，由此模組的最大容量可達到16TB，帶寬亦能提升到64Gb/s。

關于另一方面的內容，即更為傳統的CXL-D純內存CXL存儲模組，三星計劃在明年第一季度推出一款基于1b nm制程并擁有6400 MT/s速度的128GB第二代產品。

更為詳細的描述中，我們知道后續的產品線中還將看到512GB以及256GB容量的第二代CXL-D模組。