国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx高性能PCIe DMA控制器IP,8個DMA通道

axpro ? 來源:axpro ? 作者:axpro ? 2024-02-22 11:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Multi-Channel PCIe QDMA&RDMA IP

介紹

基于PCI Express Integrated Block,Multi-Channel PCIe QDMA Subsystem實現了使用DMA地址隊列的獨立多通道、高性能Continous或Scather Gather DMA,提供FIFO/AXI4-Stream用戶接口

基于PCI Express Integrated Block,Multi-Channel PCIe RDMA Subsystem實現了使用DMA Ring緩沖的獨立多通道、高性能/超低延時/超低抖動Continous Ring DMA,提供FIFO/AXI4-Stream用戶接口。

特性

支持Ultrascale+,Ultrascale,7 Series的PCI Express Integrated Block

支持64,128,256,512-bit數據路徑

64-bit源地址,目的地址,和描述符地址

多達8個獨立的host-to-card(H2C/Read)數據通道或H2C DMA

多達8個獨立的card-to-host(C2H/Write)數據通道或C2H DMA

AXI4-Stream/FIFO用戶接口(每個通道都有自己的AXI4-Stream/FIFO接口)

每個DMA引擎支持DMA地址隊列,隊列深度可達32

每個DMA引擎支持DMA Ring緩沖,Ring緩沖深度和個數可配置

RDMA的超低延時和超低抖動性

H2C DMA支持視頻顯示定時時序輸入控制

AXI4-Lite Master接口允許PCIe通信繞過DMA引擎

Scather Gather描述符列表支持無限列表大小

每個描述符的最大傳輸長度為4GB

MSI中斷

連續描述符的塊獲取

中斷或查詢模式

應用

本內核體系結構支持廣泛的計算和通信目標程序應用,強調性能、成本、可擴展性、功能可擴展性和關鍵任務可靠性。典型應用包括:

●數據通信網絡

●電信網絡

●寬帶有線和無線應用

●網絡接口卡

●用于各種應用程序的服務器add-in card

典型應用如下圖所示:

wKgaomXWuwqAPuWtAAE4N660yig790.png

圖 1 Multi-Channel PCIe QDMA&RDMA Subsystem典型應用:8通道視頻采集和視頻顯示

概述

Multi-Channel PCIe QDMA&RDMA Subsystem作為一個高性能DMA數據搬移器,內核通過AXI4-Stream/FIFO接口直接連接RTL邏輯。使用提供的字符驅動程序,AXI4-Stream/FIFO接口可用于PCIe地址空間和AXI地址空間之間的高性能數據搬移。除了基本的DMA功能,DMA支持多達8個獨立的upstream和downstream通道,每個通道支持深度為32的DMA地址隊列,以及深度和個數可配置的DMA Ring緩沖,另外還允許PCIe通信繞過DMA引擎。

wKgZomXWuxSAUwD1AADC7qgOEEY046.png

圖 2 Multi-Channel PCIe QDMA&RDMA Subsystem概述

特性概要

基于描述符提供的信息:源地址,目的地址和傳輸數據長度,Multi-Channel PCIe QDMA&RDMA Subsystem實現Host存儲器和PCIe DMA子系統之間的數據搬移。這些DMA可以同時是Host to Card(H2C)和Card to Host(C2H)傳輸。每個DMA通道對應各自的AX4-Stream/FIFO接口,DMA從Host存儲器獲取并解析描述符鏈表,基于描述符鏈表信息完成自己通道的數據傳輸,然后使用MSI中斷發出描述符完成或錯誤的信令。內核也提供多達16個輸出到Host的用戶中斷信號

主機可以通過以下2個接口訪問用戶邏輯:

AXI4-Lite Master配置接口:這個接口是一個固定的32-bit端口,用于對性能要求不高的用戶配置和狀態寄存器的訪問

User Register:這個接口是多個32-bit向量信號和1-bit信號,這些信號來自對應DMA通道數據搬移過程中產生的控制或狀態信號

產品規格

結合Integrated Block for PCI Express IP,Multi-Channel PCIe QDMA&RDMA Subsystem為PCIe提供了一個高性能的DMA解決方案。

性能

Endpoint配置參數:Max Payload Size=256-byte,Max Read Request Size=512-byte

8-Channel PCIe-SGQDMA Subsystem,DMA Transfer Length = 4MB

表1 PCIe 3.0 x16 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s 1690MB/s

表2 PCIe 3.0 x16 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s 1700MB/s

表3 PCIe 3.0 x8 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s

表4 PCIe 3.0 x8 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s 890MB/s

表5 PCIe 3.0 x4 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s 440MB/s

表6 PCIe 3.0 x4 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s

表7 PCIe 2.0 x8 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s

表8 PCIe 2.0 x8 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s 445MB/s

表9 PCIe 2.0 x4 C2H DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s 220MB/s

表10 PCIe 2.0 x4 H2C DMA速率

DMA0 DMA1 DMA2 DMA3 DMA4 DMA5 DMA6 DMA7
速率 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s 225MB/s

資源

8-Channel PCIe-SGQDMA Subsystem

表11 PCIe 3.0 x16 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 46985 101938 150 1

表12 PCIe 3.0 x8 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 26647 51071 84 1

表13 PCIe 3.0 x4 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 17671 35598 44 1

表14 PCIe 2.0 x8 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 25301 36973 66 1

表15 PCIe 2.0 x4 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 19807 29320 98 1

1-Channel PCIe-CQDMA Subsystem

表16 PCIe 3.0 x8 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 8122 19331 8 1

表17 PCIe 2.0 x8 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 7911 11771 6 1

表18 PCIe 2.0 x4 DMA Subsystem資源

LUTs FFs BRAMs PCIe
資源 4747 6479 21 1

交付清單

可交付資料:

1.詳細的用戶手冊

2.設計文件:源代碼或網表

3.時序約束

4.測試或Demo工程

5.技術支持:郵件,電話,現場,培訓服務

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 控制器
    +關注

    關注

    114

    文章

    17787

    瀏覽量

    193074
  • Xilinx
    +關注

    關注

    73

    文章

    2200

    瀏覽量

    131116
  • PCI
    PCI
    +關注

    關注

    5

    文章

    689

    瀏覽量

    134237
  • PCIe
    +關注

    關注

    16

    文章

    1460

    瀏覽量

    88391
  • dma
    dma
    +關注

    關注

    3

    文章

    582

    瀏覽量

    105918
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    DMA(Direct Memory Access)的具體原理和實現方法是什么

    1. DMA 是什么(在 Zephyr / Nordic 里的抽象) Zephyr 把 DMA(Direct Memory Access)抽象成一DMA
    發表于 02-12 10:16

    CW32 DMA的主要特性

    CW32F030 支持直接內存訪問(DMA),無需 CPU 干預,即可實現外設和存儲之間、外設和外設之間、存儲和存儲之間的高速數據傳輸。DMA
    發表于 12-16 07:14

    Xilinx高性能低延時8通道PCIe-DMA控制器IP,SGDMA,QDMA,CDMA,RDMA, V4L2驅動,高速視頻采集, 高速AD采集

    。使用提供的字符驅動程序,AXI4-Stream/FIFO接口可用于PCIe地址空間和AXI地址空間之間的高性能數據搬移。除了基本的DMA功能,DMA支持多達
    發表于 12-11 11:07

    基于AXI DMA IP核的DDR數據存儲與PS端讀取

    添加Zynq Processing System IP核,配置DDR控制器和時鐘。7000系列的Zynq可以參考正點原子DMA回環測試設置。
    的頭像 發表于 11-24 09:25 ?3234次閱讀
    基于AXI <b class='flag-5'>DMA</b> <b class='flag-5'>IP</b>核的DDR數據存儲與PS端讀取

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實現,AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    Host Controller IP作為一PCIe SSD的高性能存儲控制器,不但提供對PCIe
    發表于 11-14 22:40

    RVMCU課堂「18」: 手把手教你玩轉RVSTAR—DMA數據傳輸篇

    。 GD32VF103的DMA控制器 GD32VF103的DMA控制器有12通道
    發表于 10-30 08:29

    雙Zynq MPSoC PS側PCIe高速DMA互連解決方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的項目中,實現設備間高速、低延遲的數據傳輸往往是核心需求之一。PCIe(尤其PS側)結合DMA(直接內存訪問)正是滿足這類需求的理想技術方案。
    的頭像 發表于 10-22 13:53 ?3847次閱讀
    雙Zynq MPSoC PS側<b class='flag-5'>PCIe</b>高速<b class='flag-5'>DMA</b>互連解決方案

    基于E203的DMA ip的使用

    1.BD設計 2.AXI DMA寄存 編寫SDK代碼,需要根據xilinx的官方例程和dma ip使用手冊進行寄存
    發表于 10-22 06:00

    FPGA利用DMA IP核實現ADC數據采集

    DMA IP核來實現高效數據傳輸的步驟,包括創建項目、配置ADC接口、添加和連接DMA IP核、設計控制邏輯、生成比特流、軟件開發及系統集成
    的頭像 發表于 07-29 14:12 ?5098次閱讀

    NVMe IP高速傳輸卻不依賴XDMA設計之五:DMA 控制單元設計

    DMA 控制單元負責控制 DMA 傳輸事務, 該單元承擔了 DMA 事務到 NVMe 事務的轉換任務, 使用戶對數據傳輸事務的
    的頭像 發表于 07-02 19:47 ?2043次閱讀
    NVMe <b class='flag-5'>IP</b>高速傳輸卻不依賴XDMA設計之五:<b class='flag-5'>DMA</b> <b class='flag-5'>控制</b>單元設計

    基于AMD Versal器件實現PCIe5 DMA功能

    Versal是AMD 7nm的SoC高端器件,不僅擁有比16nm性能更強的邏輯性能,并且其PS系統中的CPM PCIe也較上一代MPSoC PS硬核PCIe單元強大得多。本節將基于A
    的頭像 發表于 06-19 09:44 ?1828次閱讀
    基于AMD Versal器件實現<b class='flag-5'>PCIe</b>5 <b class='flag-5'>DMA</b>功能

    第十五章 DMA

    本章介紹DMA(直接存儲存取),其可在不占用CPU的情況下搬數據,支持多種傳輸方向,含控制器通道等配置及相關實驗代碼。
    的頭像 發表于 06-14 16:32 ?1426次閱讀
    第十五章 <b class='flag-5'>DMA</b>

    NVMe控制器IP設計之接口轉換

    轉換為控制器內部信號(addr、en、data_out)。命令執行結束后,完成信息通過AXI PCIe IP模塊的AXI4接口傳輸至完成信息解析模塊。這個過程需要通過AXI4寫轉換模塊將讀地址
    發表于 05-10 14:33

    基于PCIe(XDMA/QDMA)的多路視頻采集與顯示IP 多路高速AD采集與DA回放IP

    ,16DMA中斷和16User中斷14.支持XDMA,QDMA引擎,Linux V4L2視頻驅動4 性能指標1.PCIe 3.0 x16
    發表于 04-14 15:17

    一文詳解AXI DMA技術

    ,SG)功能還可以將數據移動任務從位于于處理系統中的中央處理(CPU)中卸載出來。可以通過一AXI4-Lite從接口訪問初始化、狀態和管理寄存。如圖4.
    的頭像 發表于 04-03 09:32 ?2507次閱讀
    一文詳解AXI <b class='flag-5'>DMA</b>技術