對于當今的移動高性能系統而言，低功耗設計至關重要。低功耗設計能夠延長電池續航時間、降低能源成本，為消費者打造更出色的無縫體驗，具有更好的可持續性。

雖然降低功耗具有許多優勢，但這對芯片開發者和驗證/RTL開發者來說是一項超具挑戰性的任務。下一代SoC的設計規模預計將擴大10倍，一些設計的低功耗簽核可能需要數天才能完成。因此，要幫助開發者在合理的周轉時間內驗證復雜的低功耗結構，先進的低功耗驗證解決方案必不可少。

新思科技的VC LP Advanced靜態低功耗驗證解決方案提供了優異的解題思路，并已成功通過三星晶圓代工廠（以下簡稱三星）的認證。作為靜態檢查解決方案，VC LP Advanced技術能夠有效應對低功耗設計的驗證復雜性，并簡化和加快調試過程。

通過在RTL、綜合后階段和布局布線后階段采用新思科技的VC LP Advanced解決方案，三星實現了十億門級5nm低功耗移動設計簽核，與傳統方法相比，能夠更早、更高效地發現低功耗錯誤。得益于多線程技術，仿真過程現在能夠更高效地識別動態低功耗問題，從而使運行速度加快大約一倍。此外，簽核抽象模型（SAM）流程可顯著縮短運行時，實現整個芯片層面的頂層驗證。這些優勢幫助我們節省了大量開發時間，使驗證團隊能夠專注于更多高價值任務。

Jianfeng Liu

設計技術團隊首席工程師

三星

三星的低功耗設計使用了極其復雜的低功耗SoC設計技術，雖然可實現精細的電源管理，但也增加了設計和驗證過程的復雜性。以下是三星晶圓代工廠設計中的一些常見低功耗技術：

功率門控與隔離單元：功率門控技術用于在IC設計中實現電源開關，需要在電源關閉時使用隔離門將電源域的邊界箝位至已知值。電源管理單元通過使能信號來控制電源開關和隔離單元，以確保關斷期間，在合適的時間箝位至恰當的值。

保留單元：保留單元是與功率門控一同使用的另一項技術。在每個關斷模塊中，當模塊關閉時，模塊中的部分或全部觸發器都會保存先前的值。模塊通電后，先前保存的值將恢復。這不僅減少了獲得已保存狀態所需的時間和步驟，還縮短了將模塊恢復到先前功能水平所需的整體時間，從而有效節省功耗。

電壓轉換器：為了實現多電壓設計，需要在各個單獨的電壓島中進行設計，而島與島之間的跨電壓可能需要使用“電平轉換器”單元，以實現和分析具有不同電壓特性的模塊。

與始終在線的SoC設計相比，復雜的低功耗SoC設計架構以及上文提到的設計元素給芯片驗證和批準帶來了更大的挑戰。事實上，SoC級低功耗簽核的復雜性遠超IP級驗證，因為牽涉到復雜的設計規模、數百個電源域以及數百萬個需要驗證的低功耗狀態。此外，還存在因IP集成而起的架構復雜性，比如功能貫穿、反饋環路和基于IP所有權的報告分隔。

VC LP Advanced技術等靜態檢查解決方案能夠簡化并加快調試過程，從而有效降低上述復雜性。新思科技的VC LP Advanced解決方案兼備機器學習根本原因分析（ML-RCA）功能，可通過軟件找出問題的根本原因，聯動解決報告中其他行的錯誤，而不是對著一份誤報非常多的報告進行調試。ML-RCA功能實際上會將大量違例進行歸類，并附上具體的根本原因。在此基礎上，用戶可以按照類別進行調試，而不必逐一檢查每個違例。VC LP可無縫擴展，以滿足SoC級的復雜性、容量和性能要求，并加快從RTL到電源網格網表的低功耗簽核。

最終，在支持機器學習的大容量VC LP Advanced解決方案的協助下，三星實現了高度復雜的十億門級5nm移動低功耗芯片的一次性流片成功，并按時交付產品。

審核編輯：湯梓紅