ERC全稱為electrical rule checking，翻譯為電氣規則檢查。檢測的是GDS版圖中是否存在電學連接問題，屬于PV（physical verification）的一個項目。這也算是一個后端signoff的基本概念，今天就給大家簡單介紹一下ERC。

什么叫電氣規則呢？其實它的種類也不多，主要包括：1. MOS的gate不能直接連supply。2. cell input永遠不能floating。3. 一個cell的driver最多一個，或者說output不能發生short。 4. N/P區（襯底或阱）不能floating。可能還有別的，不過我目前只知道這四種了，可以先了解一下。我下面分別說一下這四條規則的理由。

對于1，我們在設計芯片的時候總是會按最悲觀的情況考慮問題，因此我們會認為PG的供電總是不穩定的。人們的初衷可能都是簡單的，希望一個mos常開或者常關，但如果直接將PG接到gate上，在電壓出現波動的時候（比如說由于靜電），這個mos的開關就不那么穩定，其溝道電阻相應會受到影響。甚至電壓波動很大的時候會發生邏輯錯誤，或者擊穿mos管。

因此實際應用的時候，對于那些輸入一直為0或者一直為1的情況，我們會從PG接一個TIE cell，再接到gate上。TIE cell可以起到一個穩定電壓、中繼的作用。

Cell的input如果floating，那個pin就是會類似一根天線，它的電壓很容易受旁邊電路的影響，此時就不能認為它是一個完美的高電壓或者低電壓了，相對應的數字信號就沒了意義。這里可能要聯系一點模擬的知識，假設高電壓是5V，低電壓是0V，我們可能就認為4V以上就是邏輯1，1V以下就是邏輯0，所以input輸入是什么其實完全是由它的電壓決定的。

在floating的情況下，輸入就不確定，邏輯可能受到影響。除此之外還可能影響power，比如一個CMOS反相器，input如果不確定，NMOS和PMOS就處于一種“半導通半不導通”的狀態。

我們知道反向器的任何一個mos導通的時候另一個mos關斷，漏電流就不會很大，而這種“半導通半不導通”就會產生很大的漏電流，甚至會燒壞管子。

Multiple driver的情況，會導致電路VDD和VSS發生short。還是假設兩個反相器，它們的output接在了一起，當第一個反相器輸出邏輯1（高電平），第二個反相器輸出邏輯0（低電平）的時候，相當于產生一條從VDD直接到VSS的電流通路。這是絕對不被允許的。

N/P floating，還是主要為了防止latch up。一般會將N well接VDD，P substrate接VSS，減小well/substrate和drain/source之間的電勢差，可以防止latch up產生。

一般我們會把擺放cell的區域隔一段差一個tap cell，然后塞滿filler cell，為的就是保證n/p區同一個row的cell公用，而且都能找到附近的tap cell。這一部分可以參考我之前寫的一篇介紹latch up的文章。

除了ERC之外，現在還有PERC的概念，就是programmable ERC。指的是用戶可以根據自己的design客制化編寫一些ERC的rule來進行檢查，一般都是會檢查ESD相關的rule。

比如說PERC有current density檢查，就是檢查某一條專門用來ESD放電路徑上current承載能力的；還有point to point resistance檢查，是為了檢查ESD放電路徑的電阻，需要保證它的電阻小于其他路徑的電阻，確保靜電電流走預設好的放電路徑。

PERC還支持layout的檢查和schematic的檢查，用戶就自己設定檢查規則，也很方便。