易靈思Ti180報錯分析cannot connect to more than 4 different clocks per region on left and right
報錯：cannot connect to more than 4 different clocks per region on left and right
今天在Ti180分配LVDS的時候出現了這個錯誤。原因是在pinout文件中對應的Clock Region中，不能超過4個時鐘去驅動。
也就是GPIOR_PN_42,41,40三組差分對，不能由兩組LVDS來驅動，因為每組LVDS時鐘有lvds_fast_clk和lvds_slow_clk兩個，兩組就會有4個時鐘在Region clock R13區域。
| Emulated MIPI RX Function | LVDS and MIPI Pairs | Clock Region |
| RX_DATA_P1_I6 | GPIOR_PN_42 | R13 |
| RX_DATA_N1_I6 | GPIOR_PN_42 | R13 |
| RX_DATA_N0_I6 | GPIOR_PN_41 | R13 |
| RX_DATA_P0_I6 | GPIOR_PN_41 | R13 |
| RX_DATA_N7_I7 | GPIOR_PN_40 | R13 |
| RX_DATA_P7_I7 | GPIOR_PN_40 | R13 |
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
時鐘
+關注
關注
11文章
1971瀏覽量
134990 -
lvds
+關注
關注
2文章
1237瀏覽量
69830 -
易靈思
+關注
關注
6文章
64瀏覽量
5541
發布評論請先 登錄
相關推薦
熱點推薦
在Gnome桌面環境下啟動cutefish終端等應用會報錯如何解決？
環境（Wayland）下啟動cutefish終端等應用會報錯
user@starfive:~/cutefish$ cutefish-terminalQSocketNotifier: Can only
發表于 02-27 07:26
易靈思助力2025年全國大學生嵌入式芯片與系統設計競賽圓滿落幕
2025年11月30日，第八屆全國大學生嵌入式芯片與系統設計競賽——FPGA創新設計賽道全國總決賽在南京圓滿落下帷幕。在這場代表國內FPGA領域最高水平的大學生賽事中，易靈思（深圳）科技有限公司作為
易靈思FPGA RISC-V自定義指令的使用方法
功耗設備到高性能計算。易靈思提供完整的RISC-V 解決方案，致力于讓開發者和硬件設計人員可以根據需要自定義和擴展指令集，且無需擔心專有技術的限制。
易靈思Sapphire SoC中RISC-V平臺級中斷控制器深度解析
隨著 RISC -V處理器在 FPGA 領域的廣泛應用，易靈思 FPGA 的 Sapphire RISC-V 內核憑借軟硬核的靈活支持，為開發者提供多樣選擇。本文深入探討 Sapphire SoC 中 RISC - V 平臺級
易靈思助力上海集成電路緊缺人才培訓項目順利結課
的核心企業，易靈思深度參與本次培訓，從技術理論到實戰操作全程賦能，與學員們共同探索FPGA的創新應用與未來潛力。
易靈思2025 FPGA技術研討會成都站圓滿收官
金秋九月，芯聚蓉城。9月16日下午，易靈思（Elitestek）在成都希頓酒店成功舉辦了以“蓉芯聚力·易啟未來”為主題的技術研討會。本次盛會吸引了成都及周邊地區眾多行業工程師、技術愛好
易靈思與思特威第二屆機器視覺方案大會圓滿收官
近日，由易靈思與思特威聯合舉辦的第二屆機器視覺方案大會在深圳福田會展中心成功舉行。本次大會以技術驅動與應用落地為核心，匯聚了行業專家、合作伙伴與資深工程師，共同探討了機器視覺領域的前沿
易靈思與南京大學集成電路學院暑期課程圓滿結課
近日，由國產FPGA領軍企業易靈思與南京大學集成電路學院聯合舉辦的“深度學習與硬件加速”暑期課程圓滿結課。本次課程為期5天（7月7日至7月11日），面向大三本科生，旨在通過理論與實踐結合的方式，幫助學生掌握FPGA硬件加速與Ti
HarmonyOS AI輔助編程工具（CodeGenie）報錯分析
當DevEco Studio構建ArkTS工程出現失敗時，CodeGenie能夠對錯誤進行智能分析，提供錯誤原因及修復方案，幫助開發者快速解決編譯構建問題。
1.如需開啟編譯報錯智能分析和自動修復
發表于 07-11 17:48
esp32cam
這是在使用esp32cam攝像頭代碼時，報錯，具體為啥啊？thread \'main\' panicked at \'assertion failed: `(left != right)`
l
發表于 06-15 13:20
易靈思鈦金系列時鐘選擇功能-2 以Ti60F225為例來介紹如何實現下面的4選擇1時鐘選擇功能
在trion要實現一個4選1時鐘復用或許比較麻煩。但是在鈦鑫上已經給出了解決方案。這里以Ti60F225為例來介紹如何實現下面的4選擇1時鐘選擇功能。 在FPGA的top,bottom,rig
Agilent 安捷倫4294A阻抗分析儀開機報錯的維修流程
近期上海某企業送修一臺安捷倫4294A阻抗分析儀，報修故障為開機報錯。開機驗證，與客戶描述一致，上電自檢報錯。
易靈思邀您相約2025上海國際汽車工業展覽會
第二十一屆上海國際汽車工業展覽會將于2025年4月23日至5月2日在國家會展中心上海舉行。作為專注于FPGA芯片領域的創新型企業，易靈思將攜基于16nm鈦金系列FPGA開發的汽車相關解
易靈思2025 FPGA技術研討會北京站圓滿結束
易靈思2025FPGA技術研討會北京站于4月10日在北京麗亭華苑酒店圓滿結束!本次研討會吸引了來自全國各地的行業專家、工程師及企業代表踴躍參與，現場座無虛席，氣氛熱烈。
工商網監
評論