国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

MECE原則 隨機約束的分類介紹

sanyue7758 ? 來源:萌新來啦 ? 2023-11-06 09:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本篇是介紹介紹約束可傳遞架構的開篇,還沒有為它命名,也趕上最近比較忙,就寫一篇算一篇,有空再統一整理吧。

MECE原則(相互獨立,完全窮盡)

MECE原則是麥肯錫提出的一套分析問題的方式方法(麥肯錫全套書有介紹)

雖然MECE有自身的缺陷,但這個缺陷在約束這里就顯得不那么重要,正好可以被我們用起來,這里說MECE原則是因為,這也正是我們約束分解的一種很好的方式方法,并且可為約束傳遞提供便利。

隨機約束的分類

從依賴度看,可分為外部依賴和非外部依賴兩種。非外部依賴為所有的約束信息都是trans內部提供,不需要外界干預,比如A*B

非外部依賴是我們經常使用的方式,這里就不詳細介紹了,重點介紹下外部約束部分。

外部多區間約束

我們對地址的約束屬于多區間約束,因為sv本身對同一個變量的約束有要求,所以多區間要素是一個重要的需要被解決問題,如果只存在一個區間約束還好做,如果存在多個呢,且多個之間是互斥的又該如何解決。比如在axi傳輸中多地址區間隨機選擇和約束問題。后面會重點介紹該約束的處理方法。

外部定向約束

這算一種簡單約束,直接跳過

其它約束

還有一些其它的約束類型,但對約束傳遞暫時不構成影響,就先不討論。

外部約束與自身約束的關系

我們這里不討論錯誤注入,外部約束一定在內部約束范圍內,這樣就要求所有外部規則一定在內部基本規則的范圍內定義。

該框架是我們花了兩年的時間剛研究出來并用于實踐的,不少思想還在打磨階段,如有不足之處,歡迎各路好友斧正。






審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 變量
    +關注

    關注

    0

    文章

    616

    瀏覽量

    29506

原文標題:隨機約束的分類

文章出處:【微信號:處芯積律,微信公眾號:處芯積律】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Vivado時序約束中invert參數的作用和應用場景

    在Vivado的時序約束中,-invert是用于控制信號極性的特殊參數,應用于時鐘約束(Clock Constraints)和延遲約束(Delay Constraints)中,用于指定信號的有效邊沿或邏輯極性。
    的頭像 發表于 02-09 13:49 ?214次閱讀
    Vivado時序<b class='flag-5'>約束</b>中invert參數的作用和應用場景

    vivado中常用時序約束指令介紹

    在vivado中,我們常用的時序約束指令主要包括如下幾個方面。
    的頭像 發表于 01-20 16:15 ?321次閱讀

    輸入引腳時鐘約束_Xilinx FPGA編程技巧-常用時序約束詳解

    基本的約束方法 為了保證成功的設計,所有路徑的時序要求必須能夠讓執行工具獲取。最普遍的三種路徑以及異常路徑為: 輸入路徑(Input Path),使用輸入約束 寄存器到寄存器路徑
    發表于 01-16 08:19

    如何在LTspice仿真中實現偽隨機數和真隨機數的生成

    本文討論如何在LTspice仿真中利用flat()、gauss()和mc()函數來實現偽隨機數和真隨機數的生成,并介紹如何使用設置面板的Hacks部分中的 Use the clock
    的頭像 發表于 01-09 14:08 ?4689次閱讀
    如何在LTspice仿真中實現偽<b class='flag-5'>隨機</b>數和真<b class='flag-5'>隨機</b>數的生成

    RESTful API設計原則: 構建易用、可擴展的API接口。

    一、理解REST架構的核心約束 1.1 RESTful API的六大基本原則 Roy Fielding博士在其博士論文中定義了REST架構的六大核心約束: 統一接口(Uniform
    的頭像 發表于 10-24 10:45 ?492次閱讀

    RESTful API設計原則: 構建易用、可擴展的API接口

    (Representational State Transfer)架構原則,構建易用、可擴展的API接口,幫助開發者創建經得起時間考驗的服務。 一、理解REST架構的核心約束 1.1 RESTful API的六大
    的頭像 發表于 10-20 13:45 ?803次閱讀

    技術資訊 I Allegro 設計中的走線約束設計

    ,能夠在走線的時候清楚的知道目標在哪里,允許的誤差是多少、最小間距等。上期我們介紹了如何使用cadenceAllegro的規則“約束”孔,實現一鍵式快速生成孔;本期我
    的頭像 發表于 09-05 15:19 ?1331次閱讀
    技術資訊 I Allegro 設計中的走線<b class='flag-5'>約束</b>設計

    隨機數和偽隨機數的區別

    隨機數在當前程序運行環境中是一種常用參數,目前主要分為兩種,偽隨機數和真隨機數,本期我們就來講一下二者的區別。
    的頭像 發表于 08-27 17:46 ?2646次閱讀

    技術資訊 I 圖文詳解約束管理器-差分對規則約束

    !Allegro約束管理器搞差分對,簡直是把高速設計的「地獄模式」切換成「新手村」!上期我們介紹了盲/埋孔的使用,本期我們將教會大家如何使用Cadence的約束
    的頭像 發表于 08-08 17:01 ?1202次閱讀
    技術資訊 I 圖文詳解<b class='flag-5'>約束</b>管理器-差分對規則<b class='flag-5'>約束</b>

    產品分類管理API接口

    ? 產品分類管理是現代電商、庫存系統和內容管理平臺的核心功能,它通過API接口實現高效的分類創建、查詢、更新和刪除操作。本文將逐步介紹產品分類管理API的設計原理、關鍵功能和實現方法,
    的頭像 發表于 07-25 14:20 ?465次閱讀
    產品<b class='flag-5'>分類</b>管理API接口

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規則6、1/4波長規則7、芯片引腳布線二、信號走線下
    的頭像 發表于 05-28 19:34 ?2345次閱讀
    高速PCB布局/布線的<b class='flag-5'>原則</b>

    采樣電阻選用原則介紹

    在電子電路設計中,采樣電阻是實現電流監測、反饋控制等功能的核心元件之一。其選型是否合理直接影響系統的精度、穩定性和可靠性。本文將詳細闡述采樣電阻的選用原則,并結合實際應用場景提供選型參考。 1.
    的頭像 發表于 05-25 15:15 ?1400次閱讀

    PCB Layout 約束管理,助力優化設計

    本文重點PCBlayout約束管理在設計中的重要性Layout約束有助避免一些設計問題設計中可以使用的不同約束在PCB設計規則和約束管理方面,許多設計師試圖采用“一刀切”的方法,認為同
    的頭像 發表于 05-16 13:02 ?1050次閱讀
    PCB Layout <b class='flag-5'>約束</b>管理,助力優化設計

    FPGA時序約束之設置時鐘組

    Vivado中時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了時鐘組或false路徑。使用set_clock_groups命令可以使時序分析工具不分析時鐘組中時鐘的時序路徑,使用set_false_path約束則會雙向忽略時鐘間的時序路徑
    的頭像 發表于 04-23 09:50 ?1353次閱讀
    FPGA時序<b class='flag-5'>約束</b>之設置時鐘組

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序約束文件可以直接創建或添加已存在的約束文件,創建
    的頭像 發表于 03-24 09:44 ?4833次閱讀
    一文詳解Vivado時序<b class='flag-5'>約束</b>