日前，長電科技CEO鄭力出席華美半導體協會（CASPA）2023年年會，與眾多全球知名半導體企業高管圍繞“賦能AI——半導體如何引領世界未來”共同探討產業發展機遇與挑戰。

鄭力就AI芯片電源管理、先進封裝驅動AIGC發展等話題闡述了觀點。

突破電源管理瓶頸

從大模型AI的爆發，到高密度復雜計算在多個行業的普及，疊加新應用場景的快速涌現，驅動了大算力芯片市場的需求增長。當前，半導體產業鏈正致力于突破解決算力需求及其背后的瓶頸。

例如，面對AIGC應用中的電源管理挑戰，GPU、CPU、HBM和高速DSP等數字芯片開發速度遠快于模擬芯片的開發；同時，人工智能芯片、數據中心的功耗需求比幾年前增加了數倍。

為此，封裝、設計等產業鏈上下游需要一起從提升功率輸送和管理質效、電源管理芯片/模塊的面積和集成密度、封裝材料創新等方面，通過先進封裝技術共同解決這一挑戰。

封裝創新對AIGC愈發重要

面向CPU、GPU和AI加速器等AIGC的核心芯片，目前業界聚焦小芯片（Chiplet）技術實現微系統集成，而不僅僅是晶體管級的集成，從而搭建算力密度更高且成本更優的高密集計算集群。

一是通過2.5D/3D封裝，包括基于再布線層（RDL）轉接板、硅轉接板或硅橋，以及大尺寸倒裝等技術開發人工智能應用，以實現小芯片上更高的密度和微系統內更高的互連速度。

二是從方法論角度來看，通過系統/技術協同優化（STCO）開發小芯片等具有微系統級集成的設備。STCO在系統層面對芯片架構進行分割及再集成，以高性能封裝為載體，貫穿設計、晶圓制造、封裝和系統應用，以滿足更復雜的AIGC應用需求。

三是通過SiP打造更高水平的異構集成，賦予不同類型的芯片和組件（包括無源組件）更大的靈活性。目前，SiP相關技術已應用于射頻前端（RFFE）、電源管理、光電合封（CPO）等領域，滿足AI等高算力需求。

面向AI、高性能計算，長電科技積極與AI產業鏈伙伴合作，持續推出創新解決方案，更好地滿足市場應用需求。長電科技的Chiplet高性能封裝技術平臺XDFOI，利用協同設計理念實現了芯片成品集成與測試一體化，目前已實現了穩定量產。長電科技認為，以異構異質、高密度互連為主要特征的高性能封裝技術，承載半導體產業的創新方向，將為半導體在人工智能領域的應用提供無限機會。

審核編輯：劉清