電子發燒友網報道（文/周凱揚）在不久前舉辦的第60屆設計自動化大會上，AI似乎成了所有EDA廠商與設計公司的主要話題。在不少人看來，AI驅動的EDA工具以及這類工具開發的AI芯片，已經成為下一個EDA時代的重心，也將為芯片設計帶來完全不一樣的格局。

AI驅動的設計/驗證需求在哪？

從最明顯的五大市場趨勢來看，也就是5G、大規模計算、自動駕駛、AI/ML和工業IoT，這些應用都是圍繞計算升級開展的。正因如此，在芯片與系統設計上，我們面臨著強勁的生產力逆風。

據預測，在未來的10年里，芯片與系統設計復雜程度將提高100倍，每年的設計數量將翻四倍，偏偏半導體又是一個人才短缺的行業，這也就注定了我們難以找到更多的工程師來滿足這些設計需求。

過去的幾十年里，正是因為有了EDA工具，我們才擺脫了純粹的手動電路設計，將晶體管級和RTL等設計進行了一定的自動化改造，提高了設計效率。而AI驅動的系統設計，可以再度將這一效率提升10倍。

不過在這個過程中，工程師依舊是不可或缺的，只不過重心放在了解決更加復雜的問題上，比如設計創新的算法、剔除更加細微的漏洞或是構筑交互接口等。而AI算法，則更擅長解決并行離散的數據處理與分類，在芯片設計中實現最好的PPA、最高的覆蓋率和最快的上市時間。

EDA公司的AI平臺構筑

正因如此，AI驅動的EDA工具很有可能成為芯片設計者們進一步縮短產品設計周期的關鍵，不少EDA廠商也順應這一趨勢，推出了各自圍繞AI打造的EDA工具，甚至有不少已經完成了平臺工具的構筑，比如新思的Synopsys.ai、Cadence的JedAI等等。

Synopsys.ai中的DSO.AI可以借助AI在超大的方案空間內搜索優化目標，實現自動化RTL到GDSII全流程優化，以達成最佳的PPA結果。DSO.AI也支持多目標優化，比如在同時考慮功耗、性能或面積時，工具會自動選擇最佳的取舍，提供更高效的設計方案。

而新思的VSO.ai則是一個AI驅動的驗證解決方案，利用機器學習技術識別和消除回歸冗余，實現更高質量的覆蓋率收斂。VSO.ai可以自動識別和協調測試，幫用戶減少選擇目標函數，比如回歸CPU時間、測試運行次數和模擬周期等。

再來看Cadence的JedAI，該平臺的數字設計核心工具為Cadence Cerebrus，基于強化學習引擎來自動優化芯片設計，提供最好的PPA表現和更快的流片時間。據Cadence透露，目前利用Cerebrus實現流片的設計已經超過180個，從靜態功耗、整體功耗、工程耗時和時序等多個方面提供了優化。

其次是AI驅動的PCB設計工具Allegro X AI，與手動設計電路板相比，該工具將幾天的手動過程縮短至了幾個小時的自動過程。該工具可以自動放置元件、創建電源層、關鍵布線等。借此不少SBC、消費級IoT和汽車類等設備的PCB設計，都獲得了一定的效率提升。

寫在最后

其實除了新思和Cadence外，諸如西門子EDA、Ansys等也開始借助AI來打造新一代的EDA工具。但對于絕大多數EDA廠商而言，實現全流程覆蓋已經是很大的挑戰了，實現平臺AI化更是難上加難。不過這依然是他們的必行之路，畢竟AI將成為邁入EDA 2.0時代的敲門磚。