電子發燒友網報道（文/吳子鵬）由于AIGC的火爆，AI熱潮再一次席卷全球，圍繞大模型、AIGC、具身智能等創新理念，產業界積極進行各種前瞻性探索，并取得了顯著的成果。透過現象看本質，這一輪AI熱潮，離不開AI芯片和系統的底層算力支持。在CadenceLIVE China 2023 中國用戶大會上，“ AI 和大數據分析”是六大專題之一，AI是7大內容領域之一。當然，像智能汽車、網絡通信等話題也是和AI緊密相連。

通過EDA工具讓AI芯片達到最佳能效水平

Cadence資深副總裁兼數字與簽核事業部總經理滕晉慶博士在和媒體交流時表示，英偉達和Cadence的合作證明了EDA工具在大型AI芯片設計以及算力卡系統設計過程中的重要性。在AI芯片設計的過程中，最重要的是通過EDA工具讓芯片的PPA（Performance性能、Power功耗、Area尺寸）達到最佳水平。

Cadence資深副總裁兼數字與簽核事業部總經理滕晉慶博士

根據他的介紹，憑借EDA算法的演進，Cadence的工具能夠做到每年讓手機芯片等數字芯片的功耗降低10%-15%，讓高性能計算芯片通過更小的功耗實現更高的性能是Cadence一直努力的方向。

在CadenceLIVE China 2023 中國用戶大會的公開演講上，滕晉慶博士提到了Cadence的RTL design studio，這是該公司最新推出的EDA工具。RTL design studio將RTL收斂速度加快5倍，結果質量改善25%，RTL 設計師可快速準確地了解物理實現指標，根據提供的指引有效提升 RTL 性能。滕晉慶博士說，“RTL design studio在前端設計過程中也能夠大幅度優化能效。前端工程師可以通過快速得到的PPA評估結果去進一步優化芯片設計，降低芯片的功耗?！?br />
EDA工具是芯片設計上游最基礎的軟件工具，貫穿芯片設計、制造、封測等環節，是半導體產業發展的支柱性工具。滕晉慶博士指出，以降低功耗這一點來說，會分為“technology dependent”和“technology independent”兩個階段，那么在“technology independent”階段就需要和晶圓廠進行合作。舉一個簡單的例子，各家公司設計芯片在晶體管的特征尺寸方面并不相同，那么就需要根據晶體管的寬度和厚度等數據特別設計一些算法，讓處理器能夠達到最佳的能效水平。這就是DTCO（design technology co-optimization設計技術協同優化）——EDA工具如何幫助晶圓制造廠優化工藝。

在AI的浪潮中，我們也看到Chiplet小芯片封裝技術熱度逐漸攀升，芯片行業巨頭如英偉達、AMD、英特爾、蘋果等基本已經采用這項技術。滕晉慶博士對此表示，小芯片的整合并不是一件簡單的事情，可以說是非常困難。比如，怎樣去描述一個Chiplet design，然后讓數字系統、模擬系統和PCB系統有同樣的理解。為了解決整合的難題，Cadence建立了一個用戶共享數據庫Multi-tenant Database，讓每一個階段的工作去做該做的事情，這一工作目前進度為20%-30%，將持續進行下去。

Cadence之所以能夠做這個事情，因為該公司擁有從analog design、digital design、PCB design、packaging，到heat analysis、thermal analysis、EMIR analysis、LVS analysis、DRC analysis、timing analysis的完整工具鏈。

EDA和AI的雙向奔赴

當然，EDA在賦能AI芯片等大型芯片設計的同時，也受益于AI這項技術。比如在數字實現EDA環節，很多關鍵的子問題都可以借助AI模型算法，進而提升設計的效率和質量；也有一些AI算法能夠幫助解決EM-IR和時序之間的相互影響問題，進而得到更好的PPA結果。滕晉慶博士談到，Cadence目前一個著力方向是通過大數據分析和人工智能，提升系統設計和EDA設計的能力。

Wilson Research Group在一份2023年芯片驗證調研報告指出，芯片制造企業首次流片的成功率正在下降，只有24%，這也意味著企業正面臨著越來越昂貴的重新設計成本及不斷增加的上市時間。造成這種結果的一個重要原因是，在一些芯片設計的關鍵節點，由于芯片系統復雜度指數級上漲，數據量和工作量已經超出了人類工程師的極限，導致一些設計問題無法被發現和解決。AI+EDA被認為是解決這種問題的有效途徑。

比如，Cadence在RTL design studio工具中，集成了強大的 AI 技術——與生成式 AI 解決方案 Cadence Cerebrus Intelligent Chip Explorer 集成，用于探索不同的設計空間場景，如布線圖優化、權衡頻率和電壓。此外，Cadence Joint Enterprise Data and AI （JedAI） Platform 可針對不同的 RTL 版本或前幾代項目進行趨勢和洞察分析。

滕晉慶博士解釋稱，以前EDA里面的算法，y等于ax加b，這個系數是定的。在系數確定的情況下，如果碰到新的設計，通過AI就可以去學習把這個系數給調出來。這和深度學習隱藏層hidden layer概念是一樣的，可以把每一層當成是某一個系數的子集，會有非常多的子集，然后通過AI找到最優的系數。

芯片設計過程中，資深工程師很多時候通過查看Floorplan結果就知道修改哪幾項參數，這是寶貴的經驗。Cadence Cerebrus Intelligent Chip Explorer工具中，就是要把這些經驗通過機器學習加入進去，讓AI能夠快速幫忙確認什么是最好的選擇。

結語

智能化時代，EDA工具和AI是雙向奔赴。通過領先的EDA工具，工程師能夠開發出更高性能、更低功耗的AI芯片；通過AI技術，EDA工具的效率會得到顯著的提升，讓很多資深工程師的“know how”資源成為EDA工具的一部分。無論是EDA賦能AI芯片設計，還是AI賦能EDA，擁有完整工具鏈的Cadence都具有自己天然的優勢，將持續引領EDA行業技術發展。