調制解調verilog程序開發需求
功能需求：
開發調制解調verilog程序。要求數據上行速率1.25Gbps以上。下行速率較低，100M以上即可。
程序包括：
發射調制（數據編碼等）、接收解調（接收同步、接收均衡等）。
備注：
可用256QAM或其他，以功能實現為主。
發送接收數據都是以FIFO形式跟其他部分程序交互。
應用場景：
戶外，直線，無遮擋物，無其他通信設備干擾，1km通信距離，點對點傳輸。
硬件平臺初步考慮：
ZYNQ/MPSOC + adrv9009
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
調制解調
+關注
關注
0文章
76瀏覽量
22141 -
無線通信
+關注
關注
58文章
4987瀏覽量
146883 -
Verilog
+關注
關注
30文章
1374瀏覽量
114527 -
5G毫米波
+關注
關注
3文章
112瀏覽量
23785
發布評論請先 登錄
相關推薦
熱點推薦
高通推出全新X105 5G調制解調器及射頻系統
高通技術公司今日宣布推出高通X105 5G調制解調器及射頻系統，這是全球領先的5G Advanced平臺，配備行業首款面向3GPP Release 19就緒的調制解調器，為6G的開發與測試奠定基礎。
PCM3501：低功耗16位單聲道語音/調制解調器編解碼器
PCM3501：低功耗16位單聲道語音/調制解調器編解碼器 在電子設計領域，編解碼器（CODEC）是實現模擬信號與數字信號相互轉換的關鍵部件。今天，我們要深入了解的PCM3501，就是一款專門為
PCM3500：低功耗16位調制解調器編解碼器的卓越之選
PCM3500：低功耗16位調制解調器編解碼器的卓越之選 在電子設備不斷追求小型化、低功耗和高性能的今天，編解碼器（CODEC）作為連接模擬世界和數字世界的橋梁，其性能的優劣直接影響著整個系統的表現
FPGA 入門必看：Verilog 與 VHDL 編程基礎解析！
很多開發者第一次接觸FPGA，都會有同樣的疑問：FPGA是硬件，不是軟件，怎么寫程序？答案就是用硬件描述語言（HDL），最常用的就是Verilog和VHDL。今天，我們就帶你入門，搞清楚FPGA編程
SN65HVD62：AISG同軸調制解調器收發器的技術剖析與應用指南
SN65HVD62：AISG同軸調制解調器收發器的技術剖析與應用指南 在現代通信系統中，調制解調器收發器扮演著至關重要的角色，特別是在需要長距離同軸介質傳輸信號的場景下。今天，我們將深入探討德州儀器
探索SN65HVD63：AISG同軸調制解調收發器的技術剖析
探索SN65HVD63：AISG同軸調制解調收發器的技術剖析 在現代無線通信系統中，天線與基站之間的數據傳輸至關重要。AISG（Antenna Interface Standards Group
SN65HVD64：AISG開關鍵控同軸調制解調器收發器的設計與應用
SN65HVD64：AISG開關鍵控同軸調制解調器收發器的設計與應用 在無線通信設備的有線數據傳輸領域，調制解調器收發器起著至關重要的作用。今天我們要探討的是德州儀器（TI）推出的SN65HVD64
?Microchip PL460可編程窄帶PLC調制解調器技術解析
Microchip Technology PL460可編程窄帶PLC調制解調器設計用于在低于500kHz的頻段內運行任何PLC協議。PL460嵌入PLC線路驅動器，實現高度集成的解決方案，可降低總物料清單，簡化布局并簡化調制解調器設計。
高通推出新一代X85 5G調制解調器及射頻
了專為新一代聯網和AI賦能的應用而設計的高通?X85 5G調制解調器及射頻。 傳輸速率的全面飛躍 高通X85 5G調制解調器及射頻支持全球10000+頻譜配置，也是高通首個支持400MHz下行鏈路帶寬的解決方案，其下行峰值速率可達12.5Gbps，支持高清視頻流媒體體驗、
基于NuMicro M031G導頻調制光收發器解決方案
曼徹斯特編解碼器，可實現專為導頻調制信號量身定制的曼徹斯特碼的快速調制和解調。它支持調幅（AM）和調頻（FM）模式，全面滿足電信運營商和設備制造商的要求。
NuMicro M031G 系列集成了硬件
發表于 09-05 07:56
AD74115H具有HART調制解調器的單通道軟件可配置輸入/輸出技術手冊
（RTD）和熱電偶測量的功能。AD74115H還有一個集成HART調制解調器。使用一個串行外圍接口（SPI）處理所有與設備的通信，包括與HART調制解調器的通信?？赏ㄟ^SPI或通用輸入和輸出（GPIO）引腳來評估數字輸入和數字輸出，來支持更高速的數據速率。
AD9877單電源電纜調制解調器/機頂盒混合信號前端技術手冊
AD9877是一款單電源電纜調制解調器/機頂盒混合信號前端，內置發射路徑插值濾波器、完整正交數字上變頻器和發射DAC。接收路徑內置12位ADC和雙通道8位ADC。內部需要的所有時鐘和輸出系統時鐘均由PLL從單晶體或時鐘輸入產生。
FPGA Verilog HDL語法之編譯預處理
Verilog HDL語言和C語言一樣也提供了編譯預處理的功能?！熬幾g預處理”是Verilog HDL編譯系統的一個組成部分。Verilog HDL語言允許在程序中使用幾種特殊的命令(
工商網監
評論