第七屆中國系統級封裝大會于8月23-24日在深圳召開，芯啟源研發副總裁陳盈安博士受邀參加此次大會，并在行業應用解決方案XPU會議上發表演講，就芯啟源基于Chiplet技術的下一代DPU芯片的設計與驗證進行分享，并介紹面對Chiplet仿真與驗證的挑戰，芯啟源是如何通過采用自研原型驗證與仿真加速一體化平臺MimicPro來解決。

中國系統級封裝大會作為中國最重要的SiP會議，在全球SiP與先進封測領域享有廣泛影響力。本屆大會重點關注異構集成Chiplet技術、先進封裝與SiP的最新進展，推動異構集成解決方案和產品的落地。今年大會還采用以行業應用為驅動的分論壇模式，聚焦于XPU、人工智能（AI）、自動駕駛汽車、數據中心、物聯網等關鍵應用領域。芯啟源作為全球領先的DPU企業，率先在國內將Chiplet技術應用于DPU芯片。陳盈安博士的經驗分享，受到與會專家的一致關注與好評。

英特爾聯合創始人Gordon Moore于1965年在《把更多組件放在集成電路上》（Cramming more components onto integrated circuits）中正式提出著名的摩爾定律的同時，還提出了Chiplet最初的概念模型，他指出“用較小的功能構建大型系統更為經濟，這些功能是單獨封裝和相互連接的”。

Chiplet技術將原本一塊復雜的SoC芯片分解為小的芯粒，其模塊化設計的概念，將有利于架構設計的重新劃分和創新，實現芯片的不同功能區解耦，有利于一些芯粒的復用，形成系列化產品，可實現低設計成本、低制造成本、高良率，并且縮短產品商用上市時間和后續產品的迭代周期。與傳統SoC相比，Chiplet將不同的小芯粒通過先進封裝形成系統芯片，目前業內眾多企業正在引入Chiplet技術。Chiplet技術的出現是產業鏈提高生產效率的必然選擇，也是未來幾年復雜SoC的主要芯片設計形式。

據陳盈安博士介紹，芯啟源計劃于2024年推出的下一代DPU芯片通過應用Chiplet技術，極大地提升了自有DPU芯片的性能；同時通過支持與第三方芯片的Die-To-Die互聯，還可以集成更多的特定專業領域的芯片。但是在基于Chiplet的DPU芯片設計與驗證中，也碰到了不少挑戰：比如小chiplet組成了大芯片系統，總設計規模高達500億個晶體管，對仿真加速器的可擴展規模及FPGA利用率提出了更高要求；又比如集成來自多個供應商的異構chiplet設計，如何在一個開放和安全的平臺上驗證它們，同時要求每個chiplet設計都需要有便攜性，且可定義需探測的信號。

面對這些基于Chiplet仿真與驗證的挑戰，芯啟源是如何解決呢？陳盈安博士提到，芯啟源擁有自研的秘密武器-國產化原型驗證與仿真加速一體化平臺MimicPro。芯啟源今年新推出的第二代產品MimicPro Gen2全面支持Chiplet設計和多Die協同。

陳盈安博士強調，該產品具有高性能和豐富的調試、探測功能，允許軟硬件協同驗證。并且采用全新的FPGA的互聯邏輯，配合自研的自動分區軟件工具，在對客戶的芯片設計進行分區時，更有效地利用每一塊FPGA資源，比如在10億門電路設計中，FPGA的利用率可高達70-80%。在保證整機FPGA間互聯靈活性的同時，將仿真性能提升到最大。

MimicPro Gen2采用超大規模商用可擴展陣列架構設計，方便維護和擴展，設計容量可擴展至120億門。同時，MimicPro是一個中立、安全、開放的平臺，具備設計數據庫的可移植性，強大的加密技術保證第三方IP安全且分區便易，從而相關生態系統能夠利用MimicPro 平臺加速基于Chiplet的SiP開發和驗證流程。

隨著國內人工智能、自動駕駛、數據中心等領域的日新月異，國產CPU、GPU、DPU等復雜大芯片將進入快速發展階段，Chiplet技術必將得到更廣泛的應用。芯啟源全球領先的MimicPro仿真平臺解決了基于Chiplet“前端”開發與驗證流程的挑戰,與多家頭部IC設計企業達成了戰略合作，將極大助力國產集成電路的迅速突圍。