1、異步復位同步釋放
異步復位同步釋放:rst_synchronizer.v
采用3級同步打拍模塊
異步復位async_rst_n連接到3級同步寄存器復位端
時鐘采用目的時鐘dst_clk
第一個寄存器輸入D端接高電平,Q端驅動下一級寄存器的D端,
最后一級reg的Q端就是作為模塊輸出的已同步到dst_clk時鐘域的復位信號
模塊特點:
采用3級同步器減少亞穩定發生概率(7nm,5nm時鐘頻率一般在1GHz左右會采用3級同步器)
一般設計會采用定制模塊實現,保證3級寄存器的上一級Q端和下一級D端延時很小
2、同步復位打拍模塊 同步復位同步打拍:rst_multi_pipeline.v
采用多個寄存器實現
所有寄存器輸入D端接高電平
輸出q端作為復位連接到下一級寄存器的復位端rst_n
首個寄存器復位端來自rst_synchronizer.v的輸出復位信號
模塊特點:
采用多級寄存器同步打拍,便于時序收斂,布局布線以及增加驅動能力
采用多級寄存器打拍,還能便于芯片整理復位平衡的。
審核編輯:劉清
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
寄存器
+關注
關注
31文章
5608瀏覽量
129973 -
延時器
+關注
關注
1文章
36瀏覽量
16084 -
同步器
+關注
關注
1文章
117瀏覽量
15655 -
異步復位
+關注
關注
0文章
47瀏覽量
13684 -
CLK
+關注
關注
0文章
132瀏覽量
18040
原文標題:異步復位同步釋放與同步復位打拍
文章出處:【微信號:處芯積律,微信公眾號:處芯積律】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
Xilinx FPGA異步復位同步釋放—同步后的復位該當作同步復位還是異步復位?
針對異步復位、同步釋放,一直沒搞明白在使用同步化以后的復位信號時,到底是使用
發表于 06-21 09:59
?2344次閱讀
異步復位異步釋放會有什么問題?FPGA異步復位為什么要同步釋放呢?
一般來說,復位信號有效后會保持比較長一段時間,確保 register 被復位完成。但是復位信號釋放時,因為其和時鐘是異步的關系,我們不知道它
Xilinx FPGA的同步復位和異步復位
對于xilinx 7系列的FPGA而言,flip-flop支持高有效的異步復/置位和同步復位/置位。對普通邏輯設計,同步復位和
發表于 07-13 09:31
?7646次閱讀
淺析異步復位同步釋放與同步復位打拍模塊
評論