電子發燒友報道（文/黃晶晶）芯耀輝是國內領先的專注先進工藝接口IP的廠商，過去一年推出了DDR5、LPDDR5、PCIe5等行業最新先進接口協議標準的性能優異、兼容性強、可靠性高的接口IP，以及UCIe標準和Chiplet標準最新IP，達到業界領先的性能指標，得到眾多客戶認可和采用。公司團隊接近400人，是國內規模最大的IP廠商之一。芯耀輝還是唯一一家參與制定國內首個原生Chiplet標準的IP廠商。

在第三屆中國集成電路設計創新大會暨IC應用博覽會高峰論壇期間，芯耀輝董事長曾克強接受電子發燒友網等行業媒體采訪，暢談公司近況以及接口IP的市場機會等話題。

圖:芯耀輝董事長曾克強

芯耀輝打造全面的接口IP產品組合

芯耀輝成立之初，正是看到了國內IP基礎過于薄弱，我們希望能夠幫助客戶、產業和國家解決“卡脖子”難題。特別是針對先進工藝、高速傳輸的接口IP，此前國內廠商涉足不多。

雖然當前國內已經有不少USB2.0、USB2.1、DDR3、DDR4等傳統接口協議標準的IP產品，但IP領域主要的競爭力在于高端產品的不斷突破，以及覆蓋主流應用的產品組合。曾克強表示，不同應用的客戶往往需要多個不同標準的接口IP，目前國產廠商中能提供覆蓋所有主流應用的各種不同協議標準接口IP的只有我們。而且，我們能夠提供支持DDR5、PCIe5.0、SerDes、UCIe等行業最新先進接口協議標準的性能優異、兼容性強、可靠性高的接口IP。

在產品組合齊全的基礎上是性能參數的比拼。接口IP是采用國際組織定義的接口標準協議，無論是USB還是MIPI，其對功能及性能有標準的規范和要求，而芯耀輝的接口IP產品除了優于協議標準要求的性能指標外，還具有兼容性強、可靠性高、極佳的PPA、高靈活性、高可實現性等優勢，同時公司核心團隊積累了十幾二十幾年的行業經驗，能夠在不同產品應用上幫助客戶芯片一次量產成功。這是IP廠商和應用端客戶一起打磨、迭代的過程。

目前，芯耀輝在車規領域已經獲得ISO 26262:2018半導體功能安全ASIL D流程認證，并已建立起完全符合功能安全的產品開發和管理流程體系。而在可靠性方面，芯耀輝的車規級接口IP產品滿足AEC-Q100的嚴格認證要求。據透露，國內多家車規芯片廠商也采用了芯耀輝的接口IP。

曾克強表示，芯耀輝成立以來在研發上深度投入，去年自研的先進工藝IP推向市場后，獲得各應用領域頭部客戶的采用，基本打破了外商長期壟斷的格局。在接口IP的全面完整性、先進性、兼容性、可靠性等各個方面，我們已經與其它IP廠商拉開了相當大的距離。

Chiplet與AI落地的挑戰與機會

日前，由中科院計算所牽頭成立的中國計算機互連技術聯盟(CCITA)聯合芯耀輝等集成電路企業和專家共同主導定義了小芯片接口總線技術要求，這是中國首個原生Chiplet標準。曾克強認為，國內在實現Chiplet落地上面臨三個挑戰。
第一是純技術挑戰，包括需要高規格接口IP技術，多個小芯片連接需要接口IP做到低延時、高效傳輸速率，解決熱管理和功耗分配問題。

第二是生態系統挑戰，落地商用Chiplet技術需要建立一個完整的生態系統，需要產業鏈上不同供應商和合作伙伴之間密切合作、齊頭并進，任一環節薄弱都將導致Chiplet技術無法落地。

第三是標準化挑戰。目前國際大廠如AMD和英偉達都有超大規模芯片集群，芯片互聯的標準都由自己制定。由于Chiplet技術涉及多個獨立芯片的組合，缺乏統一的標準可能導致互操作問題。所以，需要建立一致的接口和通信標準，確保不同供應商的芯片可以無縫集成和順暢工作。針對中外工藝代差和國際大廠標準割裂，國內需要適合國內產業鏈及需求的統一的互聯標準。

人工智能的發展對數據帶寬要求更大，傳輸速率要求更高，而延遲需要更低。在人工智能應用領域，芯耀輝的DDR5、PCle5.0等相關接口IP產品都是業內最先進的水平，已經有客戶導入使用。尤其是DDR5接口IP超越了同等工藝下業界最高速率。

曾克強表示，由于先進工藝的受限，提升芯片性能，要由以前只是在電路上優化，轉變為現在考慮系統級優化。這就需要在接口IP上對每一個細節都投入大量心血、一絲不茍的鉆研精神，而這正好能夠發揮芯耀輝技術團隊多年來的經驗積累，發揮技術所長。