隨著數據時代的到來，AI、大數據、云計算等技術不斷發展，催生了更大容量固態驅動器和更快訪問時間的需求，推動了3D NAND市場的競爭。

2023年初，三星制定了開發新一代3D NAND的計劃：2024年推出的第九代3D NAND有望達到280層;第十代3D NAND有望跳過300層的區間，達到430層，預計將于2025-2026年推出。

圖源：鎧俠

近日，三星存儲業務高管參加了電子工程師協會2023年夏季會議，表示2030年V-NAND可以疊加到1000多層。可以說，隨著三星、美光、SK海力士等存儲大廠紛紛將3D NAND層數提升至200層以上，層數之爭亦有愈演愈烈之勢。

3D NAND層數之爭

2007年，隨著2D NAND達到其規模極限，東芝率先提出了3D NAND結構概念。2013年三星則率先推出了其所謂的“V-NAND”，也就是3D NAND。

3D設計引入了多晶硅和二氧化硅的交替層，并將浮柵交換為電荷陷阱閃存 （CTF），區別在于FG將存儲器存儲在導電層中，而CTF將電荷“捕獲”在電介質層中。這種3D設計方式不僅帶來了技術性能的提升，而且還進一步控制了成本。

此后，三星不斷更新技術和擴增產業線，10年間推出了數代產品，以維護自己在NAND閃存市場的地位。其中，2020年，三星推出了176層的第七代“V-NAND”，其采用了“雙堆棧”技術，不是一次性蝕刻所有層，而是將它們分成兩部分，然后一層一層堆疊。

據悉，三星第七代V-NAND相較于與第六代的100層，其單元體積減少了35%，可以在不增加高度的情況下將層數增加到176，同時還可以降低功耗，使效率提高16%。

2022年7月，美光率先推出全球首款232層NAND。值得一提的是，美光發布的232層3D閃存芯片也采用了三星第七代一樣采用“雙堆棧”技術。即將232層分成兩部分，每個部分116層，這些層的堆疊是從一個深而窄的孔開始，通過導體和絕緣體的交替層蝕刻。然后用材料填充孔并加工形成器件的比特存儲部分。蝕刻和填充穿過所有這些層的孔的能力是該技術的關鍵限制。

圖源：美光科技

今年5月，有消息稱，鎧俠和西部數據計劃在2023年VLSI技術和電路研討會上展示3D NAND技術創新，尋求實現8平面的3D NAND，以及超過300層的3D NAND。據提供的論文資料，為實現這一目標，兩家公司計劃采用金屬誘導橫向結晶（MILC）技術，即通過MILC技術，在超過300層的垂直存儲孔中，形成14微米長的類通心粉硅通道。據報道，這種實驗性3D NAND還利用尖端的吸鎳方法消除硅材料中的雜質和缺陷，從而提高單元陣列性能。

而三星此次又提到了2030年將出現1000層閃存，勢必引發儲存大廠在3D NAND時代的技術競賽。未來，NAND閃存堆棧層數也將猶如摩天大樓一樣越來越高。對此，三星高管表示，正因為V-NAND的存在，延續了NAND的歷史，是韓國國家創造技術和生態系統的少數成功事例。

3D NAND制造挑戰

毫無疑問，盡管3D NAND未來發展方向是堆棧添加更多的層，但NAND層數的競爭將對制造工藝和投資帶來更大的風險。

三星高管也表示，為了推動1000層的NAND技術，就像建設摩天大樓一樣，需要考慮坍塌、彎曲、斷裂等諸多穩定性問題，此外還需要克服連接孔加工工藝、最小化電池干擾、縮短層高以及擴大每層存儲容量等挑戰。

從理論上講，堆疊1000層以上的NAND是可行的，但需要解決堆棧過程中的蝕刻問題，即必須蝕刻具有非常高縱橫比的非常深的孔。盡管蝕刻技術在不斷進步，但一次性蝕刻更深的孔具有很大的挑戰，也無法提高蝕刻速度。而以沉積和蝕刻為主的工藝流程也堆棧如此多層數的話，將無法降低成本。

除了蝕刻之外，還需要用非常薄的介電層上下均勻地填充這個孔，而沉積幾納米的層并不容易，仍然具有挑戰性。

另外，在堆棧如此多的層之后，還需經過蝕刻/沉積/清潔/熱循環等工藝，比如在局部鉆孔之后，整個堆棧中會切出一個非常深的溝槽，可能會導致局部和全局壓力，相當于一個非常高的摩天大樓切成兩座之后，可能出現倒塌的現象。

還有，將如此多的材料相互疊放并切割不同的圖案，會產生全局應力并導致晶圓翹曲，將導致無法處理。

對此，三星的解決方案是創建極薄的層。不過，今年6月，東京電子（TEL）宣布，已開發出一種用于存儲芯片的通孔蝕刻技術，可用于制造 400層以上堆疊的3D NAND閃存芯片。同時，東京電子表示，該技術首次將電蝕刻應用帶入到低溫范圍中，并創造性地發明了具有極高蝕刻速率的系統。這項新技術可以在短短33分鐘內完成10微米深度的高縱橫比蝕刻，與此前的技術相比耗時大幅縮短。

當然，蝕刻工藝在一定程度上得到優化和解決，但極高層數的3D NAND還有很多技術瓶頸有待突破。