国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

DB GlobalChip有效運用Cadence的Spectre FX和AMS Designer,將IP驗證速度加快2倍

Cadence楷登 ? 來源:未知 ? 2023-06-25 12:25 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Cadence Spectre 技術助力 DB GlobalChip 加速模擬和混合信號 IP 開發

中國上海,2023 年 6 月 25 日 —— 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布,DB GlobalChip 部署了 Cadence Spectre FX Simulator,該工具與 Spectre AMS Designer 集成,用于驗證其關鍵的模擬和混合信號 IP,與現有流程相比,在達到所需精度的同時,可幫助提升 2 倍性能。Cadence 的這款解決方案助力 DB GlobalChip 加速了 IP 開發和驗證周期,可以更快將產品推向市場。

在客戶規定的時間內滿足模擬和混合信號 IP 的嚴苛設計要求,這是一項日益突出的挑戰。DB GlobalChip 不斷創新自己的設計方法學,力求在保證精度的同時縮短設計和驗證周期。其成功將 Spectre FX Simulator 用于模擬晶體管級設計,同時還運用了全面的混合信號仿真解決方案——Spectre AMS Designer,該工具與 Spectre FX Simulator 集成,用于涵蓋數字控制邏輯,以更快的速度轉換模擬 / 數字交互影響。

Cadence Spectre 為 DB GlobalChip 設計團隊提供了開箱即用的直觀使用模式和全方位的方法學支持,其中包括 Cadence Virtuoso ADE Suite,幫助他們獲得全面的驗證品質和覆蓋率,同時大大加快了向客戶交付 IP 的速度。

DB GlobalChip 利用了 Spectre FX Simulator 的多核心架構來并行運行仿真,并利用易于使用的預設選項,優化混合信號和晶體管級仿真的精度。這就使得設計和驗證團隊能夠在不犧牲精度的前提下,利用現有的硬件資源來加快仿真周轉速度。

“要開發復雜的模擬和混和信號 IP,需要借助高度準確的 FastSPICE 仿真,并與混合信號驗證環境緊密集成,”DB GlobalChip 副總裁 Jeongtae Park 說道,“我們的 IP 設計人員利用 Cadence 全面混合信號仿真解決方案提供的使用模式和超高性能,縮短了運行周期,將生產力提升了 2 倍,同時能滿足嚴苛的精度要求。”

Spectre FX SimulatorSpectre AMS Designer 是業界領先的 Spectre Simulation Platform 的一部分,該平臺提供唯一包含多個求解器的完整仿真解決方案,使設計人員可以在電路級、模塊級和系統級仿真和驗證任務之間輕松無縫切換。Spectre Simulation Platform 支持 Cadence 的智能系統設計Intelligent System Design)戰略,助力客戶實現 SoC 卓越設計。

要獲取更多信息,請訪問:

www.cadence.com/go/SpectreSimulationPlatform

(您可復制至瀏覽器或點擊閱讀原文打開)

關于 Cadence

Cadence 是電子系統設計領域的關鍵領導者,擁有超過 30 年的計算軟件專業積累。基于公司的智能系統設計戰略,Cadence 致力于提供軟件、硬件和 IP 產品,助力電子設計概念成為現實。Cadence 的客戶遍布全球,皆為最具創新能力的企業,他們向超大規模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業和醫療等最具活力的應用市場交付從芯片、電路板到完整系統的卓越電子產品。Cadence 已連續九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息,請訪問公司網站www.cadence.com。

2023 Cadence Design Systems, Inc. 版權所有。在全球范圍保留所有權利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Cadence
    +關注

    關注

    68

    文章

    1011

    瀏覽量

    146905

原文標題:DB GlobalChip有效運用Cadence的Spectre FX和AMS Designer,將IP驗證速度加快2倍

文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Cadence收購Arm基礎IP業務,誰是贏家?

    電子發燒友網報道(文/梁浩斌)最近EDA公司密集收購半導體IP公司,就在上周國內EDA廠商概倫電子宣布收購銳成芯微100%股權和納能微45.64%股權之后,4月16日,國際EDA巨頭Cadence
    的頭像 發表于 04-26 00:07 ?3840次閱讀

    Cadence 推出 ChipStack? AI Super Agent,開辟芯片設計與驗證新紀元

    全球首個 AI 驅動的超級智能體,能夠根據規格和高層次描述自主創建并驗證設計 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布,推出用于前端芯片設計與驗證的代理式 AI
    的頭像 發表于 03-02 13:40 ?98次閱讀

    Cadence推出高可靠性LPDDR5X 9600Mbps內存IP系統解決方案

    Cadence 經過量產驗證的 LPDDR5X IP 與微軟的先進冗余獨立雙倍數據速率陣列(RAIDDR)糾錯碼(ECC)編碼方案,實現了兼具高性能、低功耗與穩健可靠性的強強組合。微軟已成為首個部署該新款系統解決方案的客戶。
    的頭像 發表于 01-21 15:00 ?504次閱讀

    Cadence Conformal AI Studio三大核心引擎重塑IC驗證

    Cadence 以 Conformal AI Studio 結合強化學習與分布式架構,全面升級 LEC、低功耗驗證和 ECO,在 AI 設計時代開創新范式。
    的頭像 發表于 01-05 10:12 ?484次閱讀

    今日看點:Cadence宣布收購ChipStack;德州儀器啟用馬六甲第二組裝測試工廠

    ——芯片驗證歷來是半導體設計中最耗時的步驟之一。整個20人團隊加入位于加州圣何塞的Cadence公司。 ? Cadence表示,此次
    發表于 11-11 10:25 ?440次閱讀

    如何驗證硬件冗余設計的有效性?

    硬件冗余設計的核心目標是應對單點故障、保障系統連續運行,其有效驗證需圍繞 “故障發生時的切換能力、數據完整性、業務連續性” 三大核心指標展開,通過 “靜態配置檢查 + 動態故障模擬 + 長期穩定性
    的頭像 發表于 09-18 16:36 ?1222次閱讀
    如何<b class='flag-5'>驗證</b>硬件冗余設計的<b class='flag-5'>有效</b>性?

    1218 MHz、25 dB 增益 CATV 功率放大器 skyworksinc

    電子發燒友網為你提供()1218 MHz、25 dB 增益 CATV 功率放大器相關產品參數、數據手冊,更有1218 MHz、25 dB 增益 CATV 功率放大器的引腳圖、接線圖
    發表于 09-01 18:31
    1218 MHz、25 <b class='flag-5'>dB</b> 增益 CATV <b class='flag-5'>倍</b>功率放大器 skyworksinc

    Cadence推出Cerebrus AI Studio

    為了滿足高復雜度半導體芯片設計中面臨的時間節點緊迫、設計目標極具挑戰性以及設計專家短缺等諸多挑戰,Cadence 推出 Cadence Cerebrus AI Studio。這是業界首個支持代理式 AI 的多模塊、多用戶設計平臺,
    的頭像 發表于 07-07 16:12 ?1330次閱讀

    Cadence Conformal AI Studio助力前端驗證設計

    Cadence 推出最新的前端驗證設計方案 Conformal AI Studio,專為解決日益復雜的前端設計挑戰而打造,旨在提升設計人員的工作效率,進而優化全流程功耗、效能和面積(PPA)等設計目標。
    的頭像 發表于 06-04 11:16 ?1810次閱讀

    Cadence推出HBM4 12.8Gbps IP內存系統解決方案

    近日,Cadence(NASDAQ:CDNS)近日宣布推出業界速度最快的 HBM4 12.8Gbps 內存 IP 解決方案,以滿足新一代 AI 訓練和 HPC 硬件系統對 SoC 日益增長的內存帶寬
    的頭像 發表于 05-26 10:45 ?1511次閱讀

    Cadence推出DDR5 12.8Gbps MRDIMM Gen2內存IP系統解決方案

    楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布率先推出基于臺積公司 N3 工藝的 DDR5 12.8Gbps MRDIMM Gen2 內存 IP 解決方案。該新解決方案可滿足
    的頭像 發表于 05-09 16:37 ?1092次閱讀

    使用gpif designer fx2lp在CTL0中生成波形來連接FPGA 以便從FPGA獲取數據,為什么不能正常工作?

    我想使用gpif designer fx2lp 在CTL0 中生成波形來連接FPGA 以便從FPGA 獲取數據。 它在 CTL0 的下降沿逐幀獲取數據。 每幀有 32 個脈沖,但是當我這樣配置時,它不能正常工作。 我不明白。 我該如何做呢?
    發表于 05-06 13:01

    HMC306AMS10/306AMS10E 0.5 dB LSB GaAs MMIC 5位數字衰減器技術手冊

    1.5至2.3 dB。 對于15.5 dB的總衰減,這些衰減器位值為0.5 (LSB)、1、2、4和8 dB。 在± 0.2 dB(典型值)
    的頭像 發表于 04-24 14:22 ?899次閱讀
    HMC306<b class='flag-5'>AMS</b>10/306<b class='flag-5'>AMS</b>10E 0.5 <b class='flag-5'>dB</b> LSB GaAs MMIC 5位數字衰減器技術手冊

    一文讀懂分貝(dB)【強烈建議收藏】

    ,計算信號經過多個放大或衰減環節后的總增益或損耗就變得輕松多了。 舉個例子,如果一個信號經歷了 4千的增益,我們可以 4千分解為 10×10×10×2×
    發表于 03-24 12:03

    HMC349AMS8G高隔離度、非反射、GaAs、SPDT開關,100MHz至4GHz技術手冊

    基礎設施應用,可實現57 dB高隔離、0.9 dB低插入損耗、52 dBm高輸入IP3和34 dBm高輸入P1dB
    的頭像 發表于 03-05 15:51 ?1411次閱讀
    HMC349<b class='flag-5'>AMS</b>8G高隔離度、非反射、GaAs、SPDT開關,100MHz至4GHz技術手冊