国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

MPU進化,多核異構處理器有多強?A核與M核通信過程解析

飛凌嵌入式 ? 2022-11-21 14:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

隨著市場對嵌入式設備功能需求的提高,市面上出現了集成嵌入式處理器和單片機的主控方案,以兼顧性能和效率。

在實際應用中,嵌入式處理器和單片機之間需要進行大量且頻繁的數據交換,如果采用低速串行接口,則數據傳輸效率低,這將嚴重影響產品的性能;而如果采用高速并口,則占用管腳多,硬件成本將會增加。

為解決這一痛點,各大芯片公司陸續推出了兼具A核和M核的多核異構處理器,如NXP的i.MX8系列、瑞薩的RZ/G2L系列以及TI的AM62x系列等等。雖然這些處理器的品牌及性能有所不同,但多核通信原理基本一致,都是基于寄存器和中斷傳遞消息,基于共享內存傳輸數據

以配電終端產品為例,A核負責通訊和顯示等人機交互任務,M核負責采樣和保護等對實時性要求較高的任務,雙核間交互模擬量、開關量和錄波文件等多種信息,A核+M核的方案既滿足了傳統采樣保護功能,又支持多種接口通信及新增容器等功能,符合國家電網現行配電標準。

71f7f882-67ab-11ed-b116-dac502259ad0.png通信過程整體架構說明

接下來小編將以NXP的i.MX8MP為例,借助飛凌OKMX8MP-C開發板分別從硬件層、驅動層、應用層介紹大致的通信實現流程以及實測效果

1. 硬件層通信實現機制

通過物理內存DDR分配,將硬件層分為了兩部分:TXVring Buffer(發送虛擬環狀緩沖區)RXVring Buffer(接收虛擬環狀緩沖區);其中M核從TXVring區發送數據,從RXVring區讀取接收數據,A核反之。

處理器支持消息傳遞單元(MessagingUnit,簡稱MU)功能模塊,通過MU傳遞消息進行通信和協調,芯片內的M7控制核和A53處理核通過通過寄存器中斷的方式傳遞命令,最多支持4組MU雙向傳遞消息,既可通過中斷告知對方數據傳遞的狀態,也可發送最多4字節數據,還可在低功耗模式下喚醒對方,是保證雙核通信實時性的重要手段。

721d00d2-67ab-11ed-b116-dac502259ad0.png寄存器輸入輸出通信模型

(1)CoreA寫入數據;

(2)MU將Tx 空位清0,Rx滿位置1;

(3)產生接收中斷請求,通知CoreB接收狀態寄存器中的接收器滿,可以讀取數據;

(4)CoreB響應中斷,讀取數據;

(5)CoreB讀完數據后,MU將Rx滿位清0,Tx空位置1;

(6)狀態寄存器向CoreA生成發送中斷請求,告知CoreB讀完數據,發送寄存器空。

通過以上步驟,就完成了1次從CoreA向CoreB 傳遞消息的過程,反之亦然。

2. 驅動層Virtio下RPMsg通信實現

Virtio是通用的IO虛擬化模型,位于設備之上的抽象層,負責前后端之間的通知機制和控制流程,為異構多核間數據通信提供了層的實現。

RPMsg消息框架是Linux系統基于Virtio緩存隊列實現的主處理核和協處理核間進行消息通信的框架,當客戶端驅動需要發送消息時,RPMsg會把消息封裝成Virtio緩存并添加到緩存隊列中以完成消息的發送,當消息總線接收到協處理器送到的消息時也會合理地派送給客戶驅動程序進行處理。

在驅動層,對A核,Linux采用RPMsg框架+Virtio驅動模型,將RPMsg封裝為了tty文件供應用層調用;在M核,將Virtio移植,并使用簡化版的RPMsg,因為涉及到互斥鎖和信號量,最終使用FreeRTOS完成過程的封裝,流程框圖如下方所示。

723afcc2-67ab-11ed-b116-dac502259ad0.png主處理核與協處理核數據傳遞流程圖

(1)Core0向Core1發送數據,通過rpmsg_send函數將數據打包至Virtioavail鏈表區;

(2)在avail鏈表尋找共享內存中空閑緩存,將數據置于共享內存中;

(3)通過中斷通知Core1數據到來,共享內存由avail鏈表區變至used區;

(4)Core1收到中斷,觸發rpmsg的接收回調函數,從used區獲取數據所在的共享內存的物理地址,完成數據接收;

(5)通過中斷通知Core0數據接收完成,共享內存緩存由used區變為avail區,供下次傳輸使用。

3. 應用層雙核通信實現方式

在應用層,對A核可使用open、writeread函數對 /dev下設備文件進行調用;對M核,可使用rpmsg_lite_remote_init、rpmsg_lite_sendrpmsg_queue_recv函數進行調用,不做重點闡述。

4. 實際使用效果

通過程序實測,M核和A核可以批量傳輸大數據。同樣以配電產品為例——128點采樣的錄波文件大約為43K,若通過傳統的串行總線傳輸方式,需要數秒才可完成傳輸。

使用i.MX8MP的雙核異構通信方案,只需要不到0.5秒即可傳輸完成,數據傳輸效率提升數十倍!同時還避免了串行總線易受EMC干擾的問題,提高了數據傳輸穩定性,簡化了應用編程,可滿足用戶快速開發的需求。

以上就是多核異構處理器中A核與M核通信過程的解析,想要了解具體詳細程序實例,可到【飛凌嵌入式官方微信公眾號】回復關鍵詞“程序實例”查看。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    20250

    瀏覽量

    252220
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    通信延時,都做到這么低了?附:各項完整測試數據

    先說說,為什么通信延時能逼瘋工程師?咱做工業控制的都知道,多核處理器就像車間里的多個師傅,例如瑞芯微RK3576處理器
    的頭像 發表于 12-24 16:36 ?208次閱讀
    <b class='flag-5'>核</b>間<b class='flag-5'>通信</b>延時,都做到這么低了?附:各項完整測試數據

    米爾RK3506核心板SDK重磅升級,解鎖三A7實時控制新架構

    在工業控制與邊緣智能領域,開發者的核心需求始終明確:在可控的成本內,實現可靠的實時響應、穩定的通信與高效的開發部署。米爾電子基于RK3506處理器打造的MYC-YR3506核心板平臺,近期完成了一次
    發表于 12-19 20:35

    實測2778MB/s,AMP通信“快如閃電”,瑞芯微RK3576

    多核異構SoC處理器中,間數據的傳輸帶寬直接決定了系統整體性能。傳統通信方案存在數據“ 拷貝開銷大 ”、“ 帶寬受限 ”等瓶頸,高效的
    的頭像 發表于 12-04 14:14 ?408次閱讀
    實測2778MB/s,AMP<b class='flag-5'>核</b>間<b class='flag-5'>通信</b>“快如閃電”,瑞芯微RK3576

    深入芯馳D9360通信案例,RPMSG關鍵技術深度剖析

    前言:在多核異構架構成為工業SoC主流方案的當下,芯馳D9360憑借其Cortex-A55與Cortex-R5的協同設計,在需同時處理復雜應用與實時任務的場景中表現突出。本文將以眺望電
    的頭像 發表于 09-10 08:31 ?1166次閱讀
    深入芯馳D9360<b class='flag-5'>核</b>間<b class='flag-5'>通信</b>案例,RPMSG關鍵技術深度剖析

    國產!全志T113-i 雙Cortex-A7@1.2GHz 工業開發板—ARM + DSP、RISC-V通信開發案例

    本文檔主要介紹T113-i處理器的ARM + DSP、RISC-V通信開發案例,演示T113-i處理器ARM Cortex-A7與HiF
    的頭像 發表于 08-18 14:03 ?953次閱讀
    國產!全志T113-i 雙<b class='flag-5'>核</b>Cortex-<b class='flag-5'>A</b>7@1.2GHz 工業開發板—ARM + DSP、RISC-V<b class='flag-5'>核</b>間<b class='flag-5'>通信</b>開發案例

    【老法師】多核異構處理器M程序的啟動、編寫和仿真

    文章,小編就將以飛凌嵌入式的OKMX8MP-C開發板為例,為大家介紹多核異構處理器M程序的啟動配置、程序編寫和實時仿真的
    的頭像 發表于 08-13 09:05 ?3985次閱讀
    【老法師】<b class='flag-5'>多核</b><b class='flag-5'>異構</b><b class='flag-5'>處理器</b>中<b class='flag-5'>M</b><b class='flag-5'>核</b>程序的啟動、編寫和仿真

    T113-i芯片技術解析:高性能嵌入式處理器的創新設計

    性能與功耗之間實現了出色的平衡。 ?核心架構 T113-i采用異構多核設計,搭載雙ARM Cortex-A7主處理器,主頻可達1.2GHz
    的頭像 發表于 07-17 14:15 ?1288次閱讀

    【新品發布】硬核性能,降本之選,啟揚RK3506開發板全面上新

    STAMP-RK3506-KIT開發板基于RockchipRK3506處理器開發設計。集成三Cortex-A7+Cortex-M0多核異構
    的頭像 發表于 07-10 17:30 ?1135次閱讀
    【新品發布】硬核性能,降本之選,啟揚RK3506開發板全面上新

    【飛凌嵌入式】基于i.MX9352開發板M的FreeRTOS設計例程

    i.MX 9352作為NXP 推出的新一代輕量級邊緣AI處理器,集成2個Cortex-A55和1個Cortex-M33實時,其架構設計充
    的頭像 發表于 06-13 16:14 ?2149次閱讀
    【飛凌嵌入式】基于i.MX9352開發板<b class='flag-5'>M</b><b class='flag-5'>核</b>的FreeRTOS設計例程

    紫光展銳4G旗艦性能之王智能穿戴平臺W527登場 一大三小異構處理器架構

    W527產品亮點: 1、業界領先的一大三小異構處理器架構,性能體驗凌駕同類產品; 2、12nm工藝制程,超微高集成3D SiP技術,PCB布局更加靈活; 3、強勁續航,智能應用覆蓋
    的頭像 發表于 06-03 16:44 ?9338次閱讀
    紫光展銳4G旗艦性能之王智能穿戴平臺W527登場 一大<b class='flag-5'>核</b>三小<b class='flag-5'>核</b><b class='flag-5'>異構</b><b class='flag-5'>處理器</b>架構

    米爾瑞芯微多核異構低功耗RK3506核心板重磅發布

    近日,米爾電子發布MYC-YR3506核心板和開發板,基于國產新一代入門級工業處理器瑞芯微RK3506,這款芯片采用三Cortex-A7+單核Cortex-M0
    發表于 05-16 17:20

    3A7+單核M0多核異構,米爾全新低功耗RK3506核心板發布

    近日,米爾電子發布MYC-YR3506核心板和開發板,基于國產新一代入門級工業處理器瑞芯微RK3506,這款芯片采用三Cortex-A7+單核Cortex-M0
    的頭像 發表于 05-15 08:02 ?1979次閱讀
    3<b class='flag-5'>核</b><b class='flag-5'>A</b>7+單核<b class='flag-5'>M</b>0<b class='flag-5'>多核</b><b class='flag-5'>異構</b>,米爾全新低功耗RK3506核心板發布

    熱成像儀為何都在瘋狂卷多核處理器?“多核大戰”背后的真相你知道嗎?

    ”遠遠不夠, “看得清”“不卡頓”“多任務并行”成了剛需。 于是,一場關于“多核處理器”的行業競賽悄然拉開帷幕。 多核,不只是手機的事,熱成像儀也在“追” 過去我們常常聽說手機從雙
    的頭像 發表于 04-27 15:41 ?778次閱讀

    適用于單核、雙和四應用處理器的PMIC DA9063L-A數據手冊

    DA9063L-A 是一款功能強大的系統電源管理集成電路(PMIC),適用于單核、雙和四應用處理器,例如那些基于 ARM? Cortex?-A
    的頭像 發表于 04-01 18:19 ?1046次閱讀
    適用于單核、雙<b class='flag-5'>核</b>和四<b class='flag-5'>核</b>應用<b class='flag-5'>處理器</b>的PMIC DA9063L-<b class='flag-5'>A</b>數據手冊

    AI MPU# 瑞薩RZ/V2H 四視覺 ,采用 DRP-AI3 加速和高性能實時處理器

    RZ/V2H 高端 AI MPU 采用瑞薩電子專有的AI 加速-動態可重配置處理器 (DRP-AI3)、四 Arm^?^ Cortex ^?^ -
    的頭像 發表于 03-15 11:50 ?2234次閱讀
    AI <b class='flag-5'>MPU</b># 瑞薩RZ/V2H 四<b class='flag-5'>核</b>視覺 ,采用 DRP-AI3 加速<b class='flag-5'>器</b>和高性能實時<b class='flag-5'>處理器</b>