国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Cadence SPB17.4新特性 | OrCAD Capture

深圳(耀創)電子科技有限公司 ? 2022-08-15 10:00 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

新版本軟件主界面

SPB17.4-2019版本中Capture 變更軟件主界面為黑色(用戶可默認設置),黑色主界面可以增加軟件可視度,使軟件圖標和文本更容易辨識。

7a62c032-1ac2-11ed-9ade-dac502259ad0.png

全新的圖標設計

7a7eeaaa-1ac2-11ed-9ade-dac502259ad0.png

明亮模式

7a98194e-1ac2-11ed-9ade-dac502259ad0.png

暗黑模式


新的首頁

17.4-2019 中Orcad Capture 的首頁重新進行了設計,更符合用戶習慣及整體軟件主題。

7ab75aac-1ac2-11ed-9ade-dac502259ad0.png

創建流程

SPB 17.4版本新項目創建界面, 不需要選擇創建項目類型,只需要“勾選”“Enable PSpice Simulation”按鈕就可以快速創建仿真流程。

7ad22922-1ac2-11ed-9ade-dac502259ad0.png

自定義面板停靠位置

SPB17.4-2019軟件版本,用戶還可以自定義軟件各個面板的??课恢谩?/span>

7ae2e500-1ac2-11ed-9ade-dac502259ad0.png

或者用戶可以在懸停、??炕蛘?a href="http://www.3532n.com/soft/data/21-22/" target="_blank">嵌入式文檔中間選擇合適的顯示方式

7b05a4c8-1ac2-11ed-9ade-dac502259ad0.png

支持多項目的項目管理器

新版本的Project Manager 中用戶可以在一個項目管理器中同時關聯多種類型的不同項目,比如:

  • Layout
  • Outputs
  • Pspice Resources
  • Logs

7b4391de-1ac2-11ed-9ade-dac502259ad0.png

多個功能面板共窗口使用

新版本Capture軟件中,用戶可以將放置器件(Place Part),Pspice 器件搜索(PspicePart Search),或者模型制作(Modleing Application)等窗口顯示在同一個窗口中,這樣可以很方便的在下面的嵌入表格中選擇使用哪一個功能面板。

7b607a92-1ac2-11ed-9ade-dac502259ad0.png

增強搜索面板

在SPB17.4-2019版本中,搜索功能獨立為一個功能面板,允許用戶設置更多參數和屬性來快速的在設計中搜索并選中設計對象。

7b823efc-1ac2-11ed-9ade-dac502259ad0.png

在線DRC

增強的設計檢查功能添加新的選項-“在線DRC(Onine DRC)”,如果用戶選擇檢查某一項檢查項目,可以將對應項設置為“ON”。此時,在用戶設計的過程中會實時檢查設計中有無違反DRC規則項的情況;且設計規則檢查窗口(Design Rule Check),允許用戶一次性地對整個設計進行設置為“On”的設計規則檢查項。

7b94e3ea-1ac2-11ed-9ade-dac502259ad0.png

PCB菜單

增加“PCB 菜單欄”,包括:

創建PCB layout(Create a new layout)

同步設計以執行ECOs(Synchronize design changes and execute ECOs.)

加載約束管理器(Launch Constraint Manager.)

管理DRC(Manage DRCs.)

查看報告(View reports.)

設置電源網絡(Set power nets.)

7bd149e8-1ac2-11ed-9ade-dac502259ad0.png

新的Layout窗口

新的創建Layout 窗口,用戶可以直接指定生成新的layout, 而不必重新生成網表(netlist)

7bdfdb8e-1ac2-11ed-9ade-dac502259ad0.png

設計同步

為了提高設計變更效率,SPB17.4-2019 版本中引入了設計同步的功能,使用設計同步用戶可以看到原理圖與Layout 之間不同,并且將原理圖和Layout 之間進行同步,將原理圖中的設計變更同步到PCB 設計中。

7bf00f4a-1ac2-11ed-9ade-dac502259ad0.png

原理圖與Layout 之間同步操作可以有兩個方向

1、原理圖到Layout 的方向(Schematic to Layout)

2、Layout 到原理圖的方向同步(Layout to Schematic)

從原理圖訪問外部器件

使用Place-Search Provider 菜單,用戶可以從SamacSys 和Ultra Libarian 中訪問或者下載海量的電子器件、符號、封裝、器件手冊和3D Step 模型,并且可以將搜索并鎖定的器件直接放置Capture 中。

7c0349f2-1ac2-11ed-9ade-dac502259ad0.png

總結

Cadence OrCAD Capture是一款具有簡單易用、功能特點豐富的電路原理圖輸入工具。由于它簡單直觀的使用模式和易用性使其成為全球最受歡迎的設計輸入工具。同時具有元件信息管理系統(CIS)可以在線訪問或從中心元件數據庫中調用元器件符號,可以極大的提高電路圖的繪制效率。如果您想了解更多最新產品信息,請關注我們,歡迎您的留言。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • CAD
    CAD
    +關注

    關注

    18

    文章

    1141

    瀏覽量

    76641
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    硬件工程師:這幾款Cadence Capture原理圖設計小工具或許你是第一次看到吧?

    事先聲明:以下工具是作者耗費了多個日夜做出來的,所以目前是付費使用的,這點還望理解和支持,不過相信一定物有所值,能給您的工作帶來很大的便利 1 工具概覽 適用于Cadence16.6、17.4
    的頭像 發表于 01-29 22:15 ?950次閱讀
    硬件工程師:這幾款<b class='flag-5'>Cadence</b> <b class='flag-5'>Capture</b>原理圖設計小工具或許你是第一次看到吧?

    鼎陽科技全新推出SPB3000X系列源載模擬器

    2025年12月10日,鼎陽科技全新推出SPB3000X系列源載模擬器,包含雙通道直流電源SPB3100X(30V/20A/200W,*2共400W)、雙通道電子負載SPB3200X(60V/40A
    的頭像 發表于 12-18 17:55 ?1400次閱讀
    鼎陽科技全新推出<b class='flag-5'>SPB</b>3000X系列源載模擬器

    Cadence電子設計仿真工具標準搭載村田制作所的產品數據

    株式會社村田制作所(以下簡稱“村田”)已在?Cadence Design Systems, Inc.(總部:美國加利福尼亞州,以下簡稱“Cadence”)提供的?EDA 工具 (1) ?“OrCAD
    的頭像 發表于 10-21 11:31 ?2191次閱讀

    2025 Cadence 中國技術巡回研討會即將開啟 ——系統設計與分析專場研討會(上海站)

    電子設計自動化領域領先的供應商 Cadence,誠邀您參加“ 2025 Cadence 中國技術巡回研討會”,會議將集聚 Cadence 的開發者與 Cadence 資深技術專家,探索
    的頭像 發表于 10-20 16:09 ?742次閱讀
    2025 <b class='flag-5'>Cadence</b> 中國技術巡回研討會即將開啟 ——系統設計與分析專場研討會(上海站)

    如何使用 PinConfigure 工具生成 GPIO 代碼文件和 OrCAD/Protel IC 組件?

    如何使用 PinConfigure 工具生成 GPIO 代碼文件和 OrCAD/Protel IC 組件?
    發表于 08-27 06:48

    Cadence攜手NVIDIA革新功耗分析技術

    Cadence 全新 Palladium Dynamic Power Analysis 應用程序助力 AI/ML 芯片和系統設計工程師打造高能效設計,縮短產品上市時間。
    的頭像 發表于 08-20 17:53 ?1334次閱讀

    Cadence推出Cerebrus AI Studio

    為了滿足高復雜度半導體芯片設計中面臨的時間節點緊迫、設計目標極具挑戰性以及設計專家短缺等諸多挑戰,Cadence 推出 Cadence Cerebrus AI Studio。這是業界首個支持代理式 AI 的多模塊、多用戶設計平臺,將系統級芯片(SoC)的上市時間縮短了 5
    的頭像 發表于 07-07 16:12 ?1352次閱讀

    作為硬件工程師,你用那款PCB 設計軟件?超全EDA工具整理!

    Cadence SPB OrCAD Allegro 16.6 Cadence SPB OrCA
    發表于 05-23 13:42

    Cadence SPB OrCAD Allegro22.1安裝包

    包括了Capture原理圖設計、PSpice仿真、Alelgro PCB Editor及PCB SI組件?系統需求Cadence SPB 22.1 的安裝包不再支持Windows 7 以及
    發表于 05-22 16:50 ?10次下載

    Cadence SPB OrCAD Allegro23.1安裝包

    AI 等附加服務。系統需求Cadence SPB 23.1 的安裝包不再支持Windows 7 以及 Windows 8操作系統,最低需要Windows 10 64位操作系統,如果是Windows Server版需要Windows Server 2012 R2起步。安裝
    發表于 05-22 16:50 ?11次下載

    Cadence SPB OrCAD Allegro24.1安裝包

    包括電路設計、仿真分析、PCB布線以及封裝技術等多種應用,Cadence 已于2024年9月份發布了最新的Cadence SPB OrCAD X and Allegro X v24.1
    發表于 05-22 16:45 ?45次下載

    【提問】 cadence報錯問題

    老師們,想請問一下Cadence這個報錯是為什么啊,它說out/outb被強制接地了,可是我一直把out/outb作為輸出端口,沒有連接過任何元件,最后封裝出來的,我測過里面的小模塊,是可以進行仿真的,可是一到外層的大模塊它就報這個錯,不管我怎么改變激勵源還是報同樣的錯誤
    發表于 04-14 22:31

    XCVU080-2FFVB1760的Cadence17.4原理圖求助,謝謝!

    XCVU080-2FFVB1760的Cadence17.4原理圖求助,謝謝!
    發表于 03-31 20:14

    Cadence榮獲2025中國IC設計成就獎之年度卓越表現EDA公司

    近日,由全球電子技術領域知名媒體集團 ASPENCORE 主辦的“2025 中國 IC 領袖峰會暨中國 IC 設計成就獎頒獎典禮”在上海舉行。Cadence 楷登電子再次榮獲中國 IC 設計成就獎之
    的頭像 發表于 03-31 13:59 ?1097次閱讀

    Cadence推出Conformal AI Studio

    隨著 SoC 設計日益復雜,形式等效性檢查面臨更大挑戰。為此,Cadence 推出了 Conformal AI Studio —— 一套全新的邏輯等效性檢查(LEC)、自動化 ECO(Conformal ECO)和低功耗靜態簽核解決方案。
    的頭像 發表于 03-21 13:50 ?1384次閱讀