在HPM6700/6400系列微控制器上，提供了2個以太網控制器。都可以支持IEEE1588-2002和IEEE1588-2008標準。方便用戶實現基于網絡的精確時間同步。

本文提供了與HPM6700/6400系列微控制器基于網絡的IEE1588的功能示例和使用指南。

IEEE1588簡介

IEEE1588的全稱是網絡測量和控制系統的精密時鐘同步協議標準（PTP – Precision Time Protocol）。目前為2個版本，分別為IEEE1588(v1)和IEEE1588(v2)。IEEE1588的目的是為了對全網設備時鐘同步，這對于網絡設備在控制和采集同步尤為重要。本節簡單介紹IEEE1588的基礎知識，詳細的協議描述，請參考相關網站。

1588的同步原理

1588的原理是通過網絡中的主設備對從設備發送特殊的報文并以此和從設備進行交互得出時間的偏離以進一步將設備時鐘同步。如下圖所示：

主端口在t1時刻發送同步報文，并在接下來的報文中發送t1點的時間，從端口在t2時間點收到同步報文并在t3時刻發送響應給主端口，主端口在收到從端口的響應后再將t4時刻發送給從端口。

在這個過程中，得到網絡延遲和時鐘偏差。

Toffset=((t2 - t1) + (t4 – t3)) / 2

Tdelay=((t4 - t1) -(t3 – t2)) / 2

在整個網絡拓撲中，所有的節點定期的進行時鐘同步，最終達到納秒（IEEE1588-2008）或者微秒級（IEEE1588-2002）的精度。

HPM67/64系列1588功能介紹

IEEE1588本身是基于以太網提出的，因此其詳細使用以及寄存器描述請參見HPM6700/6400用戶手冊的第60章。

使用1588功能，首先要為該功能賦予時鐘源。因為HPM6700/6400有2個以太網控制器，ENET0, ENET1。因此，控制器為1588設立了2個時鐘源，分別為：

CLOCK_TOP_PTP0；

CLOCK_TOP_PTP1。

HPM6700/6400微控制器上，CLOCK_TOP_PTP0/1分別作為ENET0/1的1588時間戳計數器的運行時鐘，其默認頻率選擇是使用PLL1CLK1輸出， PLL1CLK1的默認輸出為400MHz，默認時鐘分頻系數為4，因此CLOCK_TOP_PTP0/1的默認頻率為100MHz。用戶可以根據自己的需要設置成不同的頻率作為輸入。

clock_set_source_divider(clock_ptp0, clk_src_pll1_clk1, 4);clock_set_source_divider(clock_ptp1, clk_src_pll1_clk1, 4);

用戶需要設置以下幾個寄存器來實現相應的1588功能

TS_CTRL 時間戳控制寄存器

SUB_SEC_INCR 次-秒增量寄存器

SYST_SEC 系統時間 – 秒寄存器

SYST_NSEC 系統時間 – 納秒寄存器

SYST_SEC_UPD 系統時間 – 秒更新寄存器

SYST_NSEC_UPD 系統時間 – 納秒更新寄存器

TS_ADDEND 時間戳加法寄存器

當確定好輸入頻率后，用戶需要在SUB_SEC_INCR中填寫增量值。它的填寫主要依靠2個因素，一個是TS_CTRL中的第9位TSCTRLSSR，另一個因素是前面提到的輸入頻率。

TSCTRLSSR是計數方式的選擇，當其置1時，SYS_NSEC納秒寄存器到0x3B9AC9FF時翻轉；當其置0時，SYS_NSEC納秒寄存器到0x7FFFFFFF時翻轉。SYS_NSEC每翻轉一次代表時間上的1秒鐘。因此，當TSCTRLSSR置1時，SYS_NSEC中的1代表1ns；當TSCTRLSSR置0時，SYS_NSEC中的1代表0.465ns。SUB_SEC_INCR.SSINC中的數代表著輸入頻率所對應的時間，它會根據SYS_NSEC中1個計數所代表的時間進行相應的折算。

例如，當輸入頻率為100MHz時，一個clock是10ns，當TSCTRLSSR置1時，則SUB_SEC_INCR.SSINC設為10（10/1）；當TSCTRLSSR置0時，則SUB_SEC_INCR.SSINC設為21（10/0.465）。

建議用戶將TSCTRLSSR置1，這樣理解和計算都更方便。

SYST_SEC和SYST_NSEC為MAC維護的時間戳。SYST_SEC為秒級時間戳，SYST_NSEC為納秒級時間戳。其中SYS_NSEC會根據TSCTRLSSR的設置在不同的數據下翻轉。當TSCTRLSSR置1時，它將會在0x3B9AC9FF時翻轉，當TSCTRLSSR置0時，它將會在0x7FFFFFFF時翻轉。

SYST_SEC_UPD和SYST_NSEC_UPD為更新時間戳的寄存器，如果需要減少納秒時間，需要將SYST_NSEC_UPD中的最高位置1，如果需要增加納秒時間則需要將SYST_NSEC_UPD中的最高位置0。

假設時鐘同步算法發現時鐘偏慢，希望將累加的步長調整為10.1 ns，這時，可以保持SUB_SEC_INCR.SSINC為10，設置ADDEND = 0xFFFFFFFF * (0.1) = 0x19999999。此時，可以視為累加的等效步長為10.1 ns。

假設時鐘同步算法發現時鐘偏快，希望將累加的步長調整為9.9 ns，這時，需要設置SUB_SEC_INCR.SSINC為 9，設置ADDEND = 0xFFFFFFFF * (0.9) = 0xE6666666。此時，可以視為累加的等效步長為9.9 ns。

注意，以上所有的寄存器的寫入都是需要通過設置TS_CTRL中相應的狀態位為1，等待此位為0時，認為設置成功。

在先楫提供的SDK中，可以直接調用

../../hpm_sdk/drivers/src/hpm_enet_drv.c進行設置

void enet_init_ptp(ENET_Type *ptr, enet_ptp_config_t *config)void enet_set_ptp_timestamp(ENET_Type *ptr, enet_ptp_time_t *timestamp)

1588例程分析

在先楫發布的SDK中，可以找到1588的實現例程v1（即IEEE1588-2002）

..\..\hpm_sdk\samples\lwip\lwip_ptp\v1

其中包括master和slave， 分別對應主端口和從端口。在不改動任何設置的情況下，用戶需要2塊進行測試，一塊作為主端口，另一塊作為從端口。為了測試IEEE1588的時鐘同步性能，我們采用了2塊HPM6750EVK，分別燒寫master和slave的程序。

需要注意一下2塊板子的ip地址應該是不同的。默認的例程使用的是板子上的RMIIPHY，用戶可以根據自身的需求更換成RGMII PHY進行測試。

1. 代碼分析

初始化系統，首先初始化IO，以太網芯片以及設置1588的時鐘。

board_init();board_init_enet_ptp_clock(ENET);board_init_enet_pins(ENET);enet_init(ENET);

在初始化以太網芯片成功后，初始化lwip，設置網絡參數，ptp時鐘

enet_ptp_init();lwip_init();netif_config();user_notification(&gnetif);ptpd_Init();

接受網絡時鐘同步數據包，并以此進行時鐘校正。如此往復。

while (1) {ethernetif_input(&gnetif); ptpd_periodic_handle(localtime);｝

2. 測試方法

因為1588的時鐘精確同步功能需要在網絡中實現，因此先楫用了2塊HPM6750EVK通過對接的方式測試。在分別燒入了master和slave的程序后，通過網線直接連接板子上的RJ45(J10）端口。如圖所示：

系統上電后，在從端口的串口中顯示

(D 1651074120.060559130) state PTP_SLAVE(D 1651074121.919880830) addForeign: new record (0,1) 1 1 98bc9f:18(D 1651074121.923243890) event MASTER_CLOCK_CHANGED(D 1651074121.925549510) state PTP_UNCALIBRATED(D 1651074121.927681110) toState: Q = 0, R = 5(D 1651074123.919898550) updateOffset(D 1651074123.921597570) updateClock seconds(D 1651074134.003162180) setTime: resetting system clock to 1651074134s 3162050ns(D 1651074134.006781080) initClock(D 1651074134.008349500) one-way delay: 0s 0ns(D 1651074134.011270660) offset from master: -10s -79562820ns(D 1651074134.014279260) observed drift: 0(D 1651074135.999474620) updateOffset(D 1651074136.001174640) one-way delay: 0s 0ns(D 1651074136.004096190) offset from master: 0s 10170ns(D 1651074136.007017370) observed drift: 169(D 1651074137.999480800) updateOffset(D 1651074138.001180620) one-way delay: 0s 0ns(D 1651074138.004101330) offset from master: 0s 14370ns(D 1651074138.007022680) observed drift: 408

3. 測試結果

通過對結果的比對，我們將時間戳的偏移值進行比較，得到下圖：

從圖中可以看到，在同步之初，時間的偏差較大，但經過最初的快速調整后，時鐘精確在±10us之內。這對于IEEE1588-2002來說，已經是非常好的效果。

總結

本文介紹了HPM6700/6400系列微控制器的以太網1588功能的使用和示例的演示。在IEEE1588-2002下，100MHz的網絡測試中得到了很好的效果。對于1588-2008版本的測試，會在后續的文檔中推出。