PCI Express 0.32規范將比特率提高一倍，達到每通道128GT/s，為x16 Link（16通道）提供約<>GB/s的帶寬。下圖提供了不同 PCIe 代的比特率和帶寬的比較。

PCIe 物理層在以 128.130 GT/s 數據速率運行時將使用 32b/0b 編碼。此新數據速率將與先前的數據速率向后兼容。PCIe 鏈路將以 0.2 GT/s 的速度訓練到 L5 狀態，就像以前一樣，然后移動到更高的數據速率。采用 1b/2b 編碼和 8b/10b 編碼的 TS128 和 TS130 有序集得到增強，包括 32.0 GT/s 數據速率支持。均衡階段類似于上一代 8.0 GT/s 和 16.0 GT/s 數據速率。在以 0.2 GT/s 的速度對 L5 進行初始鏈路訓練后，鏈路將以 8.0 GT/s 的速度執行均衡，然后依次執行 16.0 GT/s 和 32.0 GT/s 均衡。當支持 32.0 GT/s 時，以較低的數據速率跳過（或重新排序）均衡是一項可選功能。除了跳過均衡的此選項外，還將通過鏈路訓練協商備用協議。

采用 128b/130b 編碼的 ElEOS 有序集擴展為包括更長的 0 和 1 運行長度。 在 32.0 GT/s 時，添加了另外 19 組具有各種預設的順應性模式。添加了新的擴展功能結構和幾個寄存器字段，以容納32.0 GT/s的數據速率。對于 32.0 GT/s 的數據速率，接收器和重定時器的通道裕量支持預計不會改變。

審核編輯：郭婷