上拉和下拉電阻主要用于正確偏置數字電路門電路的輸入，以防止它們在沒有輸入條件時的狀態是隨機浮動的。

數字邏輯門可用于連接外部電路或設備，但必須注意確保其輸入或輸出正常工作并提供預期的開關條件。

一：為什么要用上下拉電阻？

現代數字邏輯門、IC 和微控制器包含許多輸入（稱為“引腳”）以及一個或多個輸出，這些輸入和輸出需要正確設置，無論是高電平還是低電平，數字電路才能正常工作。

我們知道邏輯門是任何數字邏輯電路最基本的組成部分，通過使用與門、或門和非門這三個基本門的組合，我們可以構建相當復雜的組合電路。但是作為數字電路，這些電路只能具有兩種邏輯狀態之一，稱為邏輯“0”狀態或邏輯“1”狀態。

這些邏輯狀態由兩個不同的電壓電平表示，低于一個電平的任何電壓被視為邏輯“0”，高于另一個電平的任何電壓被視為邏輯“1”。例如，如果兩個電壓電平是 0V 和 +5V，那么 0V 代表邏輯“0”，+5V 代表邏輯“1”。

如果數字邏輯門或電路的輸入不在可以被檢測為邏輯“0”或邏輯“1”輸入的范圍內，則數字電路可能會誤觸發，因為門或電路沒有識別正確的輸入值，因為 HIGH 可能不夠高或 LOW 可能不夠低。

如上面的數字電路。兩個開關“a”和“b”代表通用邏輯門的輸入。當開關“a”閉合（ON）時，輸入“A”接地，輸入A的電平是0v或邏輯電平“0”（LOW）。同樣，當開關“b”閉合（ON）時，輸入“B” 也接地，輸入B的邏輯電平“0”（低），這是我們需要的正確條件。

但是，當開關“a”打開（OFF）時，施加到輸入“A”的電壓值是 HIGH 還是 LOW呢？因為輸入“A”沒有對地短路，所以我們可以假設它為 +5V（高電平）。

但情況可能不是這樣的。由于輸入現在與定義的 HIGH 或 LOW都是斷開的，它有可能“浮動”大約在 0V 和 +5V （Vcc） 之間，所以針對輸入A信號，并不知道它是高電平還是低電平條件。

這種浮動的情況可能會導致“A”處的數字輸入在開關打開時是邏輯電平“0”（LOW），而我們實需要的一個邏輯“1”（HIGH）。這樣就導致信號的判斷錯誤。

就算這種浮動的情況下，輸入“A”被識別為了邏輯“1”（HIGH），但是這個浮動和微弱的輸入信號很容易受到其他相鄰信號最輕微干擾或噪聲下改變值，甚至可能導致它進入振蕩狀態，從而使門電路幾乎無法使用。 同樣的情況也適用于輸入“B”的切換。

為了防止數字電路的意外切換，任何稱為“浮動輸入”的未連接輸入都應連接到適合電路的邏輯“1”或邏輯“0”。我們可以通過使用通常所說的上拉電阻和下拉電阻輕松地做到這一點，為輸入引腳提供定義的默認狀態。

定義：將輸入信號使用高阻值電阻連接到 Vcc 電壓，稱為上拉；通過低阻值電阻連接到 0V （GND），稱為下拉。

干貨：在我們設計電路的時候，并不是一個芯片的所有信號都會被用到，這些未使用的輸入信號也應該連接在一起或分別連接對應的上/下拉電阻，這些未使用的輸入不應該只是浮動。

二：上拉電阻

01

上拉電阻的應用

針對上面的電路，為了確保輸入信號有一個固定的電壓，不是浮動狀態，最常用方法是將的引腳直接連接到地 （0V） 以獲得恒定的邏輯“0”輸入，（OR 和 NOR 門 ） 或直接連接到 Vcc （+5V） 以獲得恒定的邏輯“1”輸入（AND 和 NAND 門）。 這一次，當相應的開關“a”和“b”打開（OFF）時，兩個輸入 A 和 B都不是“浮動”，兩個輸入連接到 +5V 電源。

若針對新手小白，可能會出現上面電路的設計，因為當開關“a”打開（OFF）時，輸入連接到 Vcc（+5V），當開關關閉（ON）時，輸入像以前一樣接地，然后無論開關的位置如何，輸入“A”或“B”始終具有默認狀態。

但是，這其實是一個非常錯誤的電路，因為當任一開關閉合 （ON） 時，+5V 電源和接地之間將直接短路，從而導致電流過大，會燒壞保險絲或損壞未連接的電路。

解決此問題的一種方法是使用連接在輸入引腳和 +5V 電源軌之間的上拉電阻，下圖所示。

通過使用這兩個上拉電阻，當開關“A”或“B”打開（OFF）時，輸入信號通過上拉電阻有效地連接到 +5V 電源上。結果是，由于邏輯門輸入的輸入電流非常小，上拉電阻上的電壓下降非常小，因此幾乎所有 +5V 電源電壓都施加到輸入引腳，從而產生高電平，邏輯“ 1”條件。

當開關“A”或“B”閉合時，（ON） 輸入短路到接地 （LOW），在輸入端產生邏輯“0”條件。但這個時候，其實沒有將電源與地直接短路，因為上拉電阻僅通過閉合開關將小電流（由歐姆定律確定）傳遞到地。

通過這種方式使用上拉電阻，輸入始終具有默認邏輯狀態，“1”或“0”，高或低，取決于開關的位置，從而實現信號的正確輸入。

雖然 Vcc 和輸入之間的連接是使用上拉電阻的，但是，這個上拉電阻也不是隨便選取的，我們如何進行合理的計算，確保輸入使用正確的電阻值。

02

上拉電阻阻值的計算

所有數字邏輯門、電路和MCU不僅受其工作電壓的限制，而且還受每個輸入引腳的灌電流和拉電流能力的限制。

數字邏輯電路使用通常由兩個不同電壓（0V或者5V）來表示的兩種開關狀態：邏輯“1”的高電壓 VH 和邏輯“0”的低電壓 VL。這兩種電壓都有一個電壓范圍來定義上限或下限電壓。通俗來講就是：電壓具體高到多少V會被判斷為HIGH，電壓具體低到多少V會被判斷為LOW。

以TTL TTL 74LSxxx 系列數字邏輯門舉例，

VIH（min） = 2.0V 是保證被識別為邏輯“1”（高）輸入的最小輸入電壓，

VIL（max） = 0.8V 是保證被識別為邏輯“0”的最大輸入電壓輸入。

通俗一點說：

電壓在0~0.8V會被識別為低電平；

電壓在2.0V~5V會被識別為高電平。

為了計算電阻值，有了電壓，我們還需要知道電流。

當邏輯門的輸入為高電平時，電流流入到芯片，因為輸入基本上充當直接接地的路徑。該輸入電流 IIH（max） 在“流入”柵極時為正值，對于大多數 TTL 74LSxxx 輸入，其值為 20μA。

同樣，當邏輯門的輸入為低電平時，電流從 TTL 輸入流出，因為輸入基本上充當直接連接到 Vcc 的路徑。此輸入電流 IIL（max） 為負值，因為它“流出”柵極，對于大多數 TTL 74LSxxx 輸入，其值為 -400μA （-0.4mA）。

請注意，TTL 邏輯系列之間的 HIGH 和 LOW 電壓和電流值不同，對于 CMOS 邏輯系列來說也低得多。此外，微控制器、PIC、Arduino、Raspberry Pie 等的輸入電壓和電流要求也會有所不同，因此請先查閱他們的數據表。

通過了解，我們可以計算出單個 TTL 74LS 系列邏輯門所需的最大上拉電阻值為：

有上面的公式可知，單個 TTL 74LS 系列邏輯門下降 3V所需的最大上拉電阻為 150kΩ。雖然這個計算值可以工作，但它沒有留下任何誤差空間，因為這個時候電阻上的壓降最大，而輸入電流最小。

理想情況下，我們希望邏輯“1”盡可能接近 Vcc，以保證 100% 的柵極通過上拉電阻看到 HIGH（邏輯1）輸入。如果電阻器的容差或電源電壓未按計算值計算，則減小該上拉電阻器的電阻值將為我們提供更大的誤差范圍。但是，我們不希望電阻值太低，因為這會增加流入柵極的電流，從而增加功耗。

因此，如果我們假設電阻上的電壓降僅為 1 伏（1.0V），在 4 伏時輸入電壓是輸入電壓的兩倍，那么可以快速計算將得出一個50kΩ 的上拉電阻值。進一步降低電阻值，會產生更小的電壓降，但會增加電流。然后我們可以看到，雖然可能存在最大允許電阻值，但上拉電阻器的電阻值通常不是那么關鍵，電阻值范圍在 10k 到 100k 歐姆之間是可以接受的。

上面這個簡單的例子為我們提供了偏置單個 TTL 門所需的上拉電阻的最大值。但我們也可以使用相同的電阻器將多個輸入偏置為邏輯“1”值。例如，假設我們已經構建了一個數字電路，并且有十個未使用的邏輯門輸入。作為單個標準 TTL 74LS 門，輸入電流 IIH（max） 為 20μA（也稱為扇入 1），那么十個 TTL 邏輯門需要的總電流為：10 x 20μA = 200μA 代表一個風扇- 10個。

因此，提供 10 個未使用輸入所需的上拉電阻的最大電阻值將計算如下：

按照同樣的方式，若將壓降調整為1V，測試的電阻值為5KΩ。

三：下拉電阻

下拉電阻的工作方式與上面講的上拉電阻相同，只是這次邏輯門輸入接地，邏輯電平“0”（低）或通過機械開關的操作變為高。這種下拉電阻器配置對于鎖存器、計數器和觸發器等數字電路特別有用，這些電路在開關瞬間閉合以引起狀態變化時需要正向單次觸發。

雖然它們的工作方式似乎與上拉電阻器相同，但無源下拉電阻的電阻值對于 TTL 邏輯門比類似的 CMOS 門更為關鍵。這是因為 TTL 輸入在其 LOW 狀態下從其輸入中提供更多電流。

從上面我們看到，對于 TTL 74LSxxx 系列邏輯門，代表邏輯“0”（低）的最大電壓電平在 0 到 0.8 伏之間，（VIL（MAX） = 0.8V）。此外，當為低電平時，柵極源電流為 400μA，（IIL = 400μA）。因此，單個 TTL 邏輯門的最大下拉電阻值計算如下：

然后最大下拉電阻值計算為2kΩ。同樣，與上拉電阻計算一樣，這個 2kΩ 電阻值不會留下任何誤差，因為電壓降最大。因此，如果電阻過大，下拉電阻兩端的電壓降可能會導致柵極輸入電壓超出正常的 LOW 電壓范圍，因此為確保正確切換，輸入電壓最好為 0.5 V或更低。

因此，如果我們假設電阻兩端的電壓降僅為 0.4 伏，快速計算將得出一個 1kΩ 的下拉電阻值。進一步降低電阻值，將產生更小的電壓降，將輸入進一步接地（低）。該數據表中的 400μA 或 0.4mA （IIL） 值是最低 LOW 電流值，但可能更高。

可能有人會問：當直接接地 （0V） 會產生所需的低電平時，為什么還要使用下拉電阻？

在大多數情況下，沒有下拉電阻的直接接地肯定會起作用，但由于柵極輸入永久接地，使用電阻器會限制流出輸入的電流，從而降低功率損耗，同時仍保持邏輯“0”條件。

四：OC門輸出

01

OC門

到目前為止，我們知道，可以使用上拉電阻或下拉電阻來控制邏輯門輸入引腳的電壓電平。但是我們也可以在門的輸出上使用上拉電阻，來允許不同電壓的電路接入，例如 TTL 到 CMOS 或用于需要更高電流和電壓的傳輸線驅動應用。

為了克服這個問題，OC門應運而生，OC門內部輸出電路的集電極保持開路，這意味著邏輯門實際上并不驅動輸出高電平，只有低電平。通過外部上拉電阻的工作來做到輸出高電平 。 一個例子是 TTL 74LS01，四路 2 輸入 NAND 門，它具有開路集電極輸出，與標準 TTL 74LS00，四路 2 輸入 NAND 門相反。

具有開路集電極輸出的邏輯門、微控制器和其他此類數字電路無法將其輸出拉高，因為沒有內部路徑到電源電壓 （Vcc）。這種情況意味著它們的輸出要么在低電平時接地，要么在高電平時懸空，因此需要將一個外部上拉電阻 （Rp） 從下拉晶體管的集電極開路端子連接到 Vcc 電源。如上圖所示。

對OC門連接上拉電阻后，輸出仍以與普通邏輯門相同的方式工作，即當輸出晶體管關閉（打開）時，輸出為高電平，當晶體管打開（關閉）時，輸出低。

上拉電阻的大小取決于連接的負載和晶體管關閉時電阻兩端的電壓降。當輸出為低電平時，晶體管必須能夠通過上拉電阻吸收負載電流。同樣，當輸出為高電平時，通過上拉電阻器的電流必須足夠高，以便連接到它的任何東西。

正如我們之前在輸入中看到的那樣，數字邏輯門的輸出使用兩個二進制狀態運行，這兩個狀態由兩個不同的電壓表示：邏輯“1”的高電壓 VH 和邏輯“0”的低電壓 VL。在這兩種電壓狀態的每一種中，都有一個電壓范圍來定義它們的上限和下限電壓。

VOH（min） 是保證被識別為邏輯“1”（高）輸出的最小輸出電壓，對于 TTL，這是在 2.7 伏時給出的。VOL（max） 是保證被識別為邏輯“0” （LOW） 輸出的最大輸出電壓，對于 TTL，此電壓為 0.5 伏。換言之，TTL 74LSxxx 輸出電壓在 0 和 0.5V 之間被認為是“低”，而在 2.7 和 5.0V 之間的輸出電壓被認為是“高”。

因此，當使用集電極開路邏輯門時，所需的上拉電阻值由以下等式確定：

其中 7401 集電極開路 NAND 的值如下所示：Vcc = 5V，VOL = 0.5V，IOL（max） = 8mA。請注意，計算合適的上拉電阻 Rp 很重要，因為通過電阻的電流不得超過 IOL（max）。

我們之前說過，集電極開路邏輯門非常適合驅動需要更高電壓和電流水平的負載，例如 LED 指示燈。TTL 74LS06 Hex Inverter Buffer/Driver 的 IOL（max） 額定值為 40 mA（而不是 74LS01 的 8mA）和 VOH（max） 額定值為 30 伏而不是通常的 5 伏（但 IC 本身必須使用 5V 電源）。然后 74LS06 將允許我們驅動高達 40mA 電流的負載。

02

OC門的應用

需要一個 74LS06 六角逆變器驅動器來控制來自 12 伏電源的單個紅色 LED 指示燈。如果 LED 在 1.7V 壓降時需要 15mA，而 HEX 逆變器在完全開啟時的 VOL 為 0.1 伏，則計算驅動 LED 所需的限流電阻值。

我們可以以類似的方式使用集電極開路驅動器來驅動小型機電繼電器、燈或直流電機，因為這些設備通常需要 5V 或 12V 或更高電壓，電流約為 10 到 20 mA 才能正常工作。

TTL 門的兩個或多個集電極開路輸出可以直接連接在一起，并通過單個外部上拉電阻連接。結果是輸出被有效地“與”在一起，因為組合的行為就像門連接到與門一樣。這種類型的配置稱為“線與邏輯”。

審核編輯 ：李倩