1引言

數碼相機等圖像消費類電子產品產業正在飛速發展，這使得圖像傳感器和數碼相機專用集成芯片的研制獲得巨大的市場支持。目前廣泛使用的數碼相機圖像傳感器主要是以下兩種:CCD和CMOS。CCD圖像傳感器具有技術成熟、圖像噪聲小等優點，但由于制作工藝復雜，與標準工藝不兼容，且需要高電壓供電，芯片功耗大，目前僅在型數碼相機市場上占有一席之地。而CMOS圖像傳感器采用了CMOS工藝，可以將圖像采集單元和信號處理單元集成到同一塊芯片上，因而具有集成度高、功耗低、價格便宜的優點，具有很好的發展前景。隨著噪聲消除技術的改進，目前CMOS圖像傳感器正由中、低檔數碼相機向型數碼相機發展。

現在的CMOS圖像傳感器芯片大都把I2C總線的一個子集作為控制接口(如Motorola公司的MCM20027,Omnivision公司的OV9620等),因而用戶可以很方便地對芯片進行編程操作。與其他串行總線相比，I2C總線以兩根連線實現了全雙工同步數據傳送，可以極方便地構成多機系統，并進行擴展，適用于消費電子、通信電子、工業電子等領域的低速器件。I2C總線由雙向數據線SDA和時鐘線SCL組成川，用戶使用集電極開路門以“線與”方式進行總線連接。圖1為I2C總線的通信協議示意圖，包括開始信號、結束信號、應答信號和數據有效等狀態。當SCL持續為高電平時，SDA由‘1'跳變到‘0'，表示開始信號；當SCL持續為高電平時，SDA由‘0'跳變到‘l'，表示結束信號：在數據傳輸過程中，SDA在時鐘高電平時有效，低電平時更換數據。開始和結束信號均由主I2C產生，通過SDA傳輸的數據以字節(8—bit為單位，高位在前，低位在后，在每個字節后面由接收端發送一個低電平的應答信號。

本文設計了一種基于I2C控制總線的CMOS圖像傳感器接口電路，能夠有效控制CMOS圖像傳感器的指令，產生數碼相機專用集成電路其他模塊的同步時序，在MCU的控制下完成取景和拍照操作，并支持多種規格的CMOS圖像傳感器和液晶顯示器。

2頂層設計

根據所設計的數碼相機專用集成電路芯片的系統要求[2],CMOS圖像傳感器接口用來控制達400萬像素多種規格的CMOS圖像傳感器，并且在MCU的控制下，能控制傳感器芯片的自動／手動曝光和自動／手動白平衡及其他芯片支持的功能。該接口電路能夠在取景和拍照兩種模式下工作，在取景模式下，實現可編程的降采樣處理，能夠輸出以4的倍數為基準的任意分辨率的圖像，并接受多種規格的液晶顯示器，取景速度達到30幀／s。

根據上述功能要求將CMOS圖像傳感器接口劃分為三個模塊：主I2C總線接口模塊、寄存器文件接口和可編程降采樣模塊，其總體框圖和輸入輸出端口線如圖2所示。端口線主要有：①和MCU接口的連接，包括MCU_AB(地址總線)，MCU_DB(數據總線)，MCU_nWR(寫使能)，MCU_nRD(讀位能)，MCU—nCS(MCU操作選中信號)和MCU nINT(中斷信號)②和CMOS圖像傳感器的連接，包括來自CMOS圖像傳感器的幀同步(VC L K)、行同步(H C L K)、像素同步(PCLK)、數據ADC(10位CMOS輸出的數值)，以及I2C總線的SDA，SCL，SCCB_E等：③和數碼相機專用集成電路芯片的其他子模塊相連，如VSYNC(幀同步)、HSYNC(行同步)、PSYNC(像素同步)、ADCOUT(輸出圖像數據)。

3模塊設計

3.1寄存器文件模塊

寄存器文件模塊包括一個中斷狀態機和MCU接口。中斷狀態機用以控制主I2C總線模塊，降采樣處理模塊和MCU接口的協調工作，它主要包括5個狀態：INT_DECIDE，INT_I2C_READ，INT_MCU_READ,INT_I2C_WRITE和INT_CLEAR。狀態機缺省狀態為INT_DECIDE判決狀態，表示狀態機處于等待狀態：INT_I2C_READ表示I2C,總線正在從CMOS傳感器讀數據：INT_12C_WRITE表示I2C總線正在從CMOS傳感器寫數據：INT_MCU_READ表示MCU正從I2C上讀數據：INT_CLEAR表示清中斷。

MCU接口通過給內部寄存器讀寫參數，使CMOS圖像傳感器接口電路能夠實現取景、拍照和軟復位的功能：并通過I2C總線給CMOS傳感器的內部參數寄存器讀寫參數，實現對CMOS傳感器進行各種參數設置，以充分發揮CMOS傳感器的性能。其中內部寄存器包括控制寄存器和降采樣寄存器，降采樣寄存器主要給降采樣處理模塊提供可編程所需要的參數。控制寄存器為低4位有效，第0位為軟復位位，當系統復位或系統設置該位為l時，整個接口置于復位狀態；當系統設置該位為0時，則取消復位狀態變為工作狀態。第1和第2位一起用來控制拍照和取景操作，當兩位均為1時表示拍照狀態：當第1位為1，第2位為0時表示取景狀態；第3位用來表示中斷位。

3.2主I2C總線接口

由于CMOS圖像傳感器目前普遍采用的是I2C總線功能集中的一個子集，因此該接口比一個完整的主I2C總線要更簡單。它的讀寫周期如下：當要進行I2C總線寫操作時，先發送所使用的CMOS傳感器特定ID寫地址，緊接著發送需要寫的寄存器的地址(sub_address),再發送數據(data)；當進行I2C總線讀操作時，先發送所使用的CMOS傳感器特定ID寫地址，緊接著發送需要寫的寄存器的地址(sub_address),再發送CMOS傳感器特定ID讀地址，接收數據(data)。對于不同的CMOS傳感器產品，它們的ID地址是不同的，例如Omnivision公司為60h(寫)[3]、61h(讀)Motorola公司為66h(寫)[4]、67h(讀)。

考慮該主I2C總線的讀寫周期的特殊性，將該I2C總線設計成如圖3所示的總體結構。主要包括控制狀態機、數據緩存器、SDA產生接收器、SCL產生器以及并-串轉換和串-并轉換。數據緩存器用來將要通過I2C總線傳輸的數據組合成所需要的格式，由于CMOS圖像傳感器的I2C總線特殊的讀寫操作格式，因此可以將需要傳輸的ID地址、sub address和data組合在一個30位的緩存器中，它的低六位用來表示高24位的3個字節的屬性，以便正確的傳輸，通過這種數據組合，便于I2C總線傳輸和識別。串-并轉換和并-串轉換本質上是兩個移位寄存器，用來將接收到的串行數據轉變成并行數據或并行數據轉變成要發送的串行數據。SDA產生接收器用宋生成主總線的控制命令如開始、結束和應答位等(和SCL配合工作)，隨后接收和讀取數據。SCL產生器用來產生I2C總線的時鐘信號和控制命令信號(和SDA配合工作)。控制狀態機主要負責控制整個I2C總線的流程，其狀態圖如圖4所示。主要包括以下八個狀態：IDLE(等待讀取或寫入數據)、LOAD(加載需要傳輸的數據)、START(發送開始信號)、WRRD(I2C總線處于讀取或寫入數據狀態)、DECIDE(判決當前狀態是讀取數據還是寫入數據)、WR_ACK(寫應答)、RD_ACK(讀應答)、STOP(發送結束信號)。例如給CMOS圖像傳感器的一個寄存器寫一個字節的數據，需要經歷以下狀態：IDLE→LOAD→START→WRRD→WR_ACK→WRRD→WR_ACK→WRRD→WR_ACK→STOP→IDLE;一個字節的寫操作的ActiveHDL的仿真時序如圖5所示。

3.3可編程降采樣模塊

可編程降采樣模塊是通過MCU給內部的降采樣寄存器寫入需要的降采樣參數來實現可編程的，接口內一共有6個降采樣參數寄存器：總行數寄存器(hrefprecnt)、總列數寄存器(pixprecnt)、行丟寄存器(hrefdropcnt)、列丟寄存器(pixdropcnt)、行降采樣寄存器(vdscnt)、列降采樣寄存器(hdscnt)，各個寄存器參數所表示的意義如圖6所示。操作過程如下：先跳過列丟寄存器值和行丟寄存器值數目的列和行，接下來保留總列數寄存器值和總行數寄存器值數目的列和行，在這些保留的行和列當中用列降采樣寄存器和行降采樣寄存器的值進行降采樣：行降采樣寄存器和列降采樣寄存器分為兩部分：保留和丟棄，保留和丟棄的像素和行的數目均為偶數且為連續的像素，從而保證降采樣后輸出的像素滿足RGRG…RG或GBGB…GB的Bayer格式。通過這樣幾個降采樣寄存器可以很方便實現的各種分辨率的降采樣，能夠輸出任意4的倍數的分辨率的圖像，因而可以很方便的支持多種規格的LCD顯示器。

4電路的FPGA驗證

在經過上述頂層設計和各個子模塊的設計后，用Verilog語言[5]來實現，并用ActiveHDL來進行RTL級仿真，并對電路進行了FPGA驗證，使用的芯片是Xilinx公司的SPARTANIIXC2S200PQ208，系統時鐘為54MHz，FPGA綜合的結果顯示需要FPGA芯片的11％的SLICEs，22％的IOBs和25％的GCLKIOBs。整個測試流程由MCU控制，在拍照模式下，CMOS圖像傳感器的數據流經CMOS接口采樣存儲在SDRAM中，再由EPP接口上傳至PC上：在取景模式下，則有LCD顯示器實時顯示。該接口電路在各種工作模式下功能驗證正確。

FPGA驗證通過后，作為數碼相機專用集成電路芯片的一部分采用上華0．6μm工藝庫進行了ASIC的后端自動綜合，包括用Design Compiler(Synopsys公司)進行邏輯綜合、Prime Time(Synopsys公司)做版圖前驗證、Silicon Ensemble(Cadence公司)做自動布局布線、Virtuoso(Cadence公司)做DRC和LVS，得到的版圖面積約為3.7mm×3.7mm，綜合頻率為25MHz，在5V供電下，功耗約為150mW。

5結論

CMOS圖像傳感器接口電路的設計模塊可以分為寄存器文件、主12C總線接口和可編程降采樣模塊3部分，經過電路的頂層設計和各個子模塊的功能設計，進行了Verilog語言代碼實現，用ActiveHDL進行了RTL級仿真，并進行了FPGA驗證，功能設汁正確，并打算作為數碼相機專用集成電路芯片的一部分到工藝廠流片。

審核編輯黃昊宇