国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Cadence Allegro背鉆設置詳細介紹教程

凡億PCB ? 來源:凡億教育 ? 作者:凡億教育 ? 2022-10-20 09:38 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

背鉆其實就是控深鉆比較特殊的一種,在多層板的制作中,例如12層板的制作,我們需要將第1層連到第9層,通常我們鉆出通孔(一次鉆),然后陳銅。這樣第1層直接連到第12層,實際我們只需要第1層連到第9層,第10到第12層由于沒有線路相連,像一個柱子,如圖1所示。

這個柱子影響信號的通路,在通訊信號會引起信號完整性問題。所以將這個多余的柱子(業內叫STUB)從反面鉆掉(二次鉆)。所以叫背鉆,但是一般也不會鉆那么干凈,因為后續工序會電解掉一點銅,且鉆尖本身也是尖的。所以PCB廠家會留下一小點,這個留下的STUB的長度叫B值,一般在50-150UM范圍為好。

1、執行菜單命令,選擇Edit->Properties,激活屬性命令,如圖2所示。

c52f957a-5016-11ed-a3b6-dac502259ad0.png

▲圖1 背鉆孔示意圖

c5782aec-5016-11ed-a3b6-dac502259ad0.png

▲圖2 背鉆孔示意圖

2、在激活“property edit”的命令狀態下,find面板中只勾選nets對象。

3.然后選擇要背鉆的網絡,隨即會自動彈出“Edit Properties”對話框,左邊的選項欄中選擇“Backdrill_max_pth_stub”選項增加背鉆屬性,背鉆Stub值可以填8,但是工廠加工能力可能達不到,此Stub值意義不大,隨后點擊”Apply”

c5894dcc-5016-11ed-a3b6-dac502259ad0.png

c59b68b8-5016-11ed-a3b6-dac502259ad0.png

4.選擇Manufacture->NC->Bacdrill Setup and Analysis…進入背鉆層設置

c5d725a6-5016-11ed-a3b6-dac502259ad0.png

5.設置需要背鉆的層,如需要背鉆的信號分布在Layer5、Layer8,背鉆從Botom->Top方向背鉆,將要鉆掉的層設置分別設置為Bottom->Layer6、Bottom->Layer9,設置如下。

c5fd517c-5016-11ed-a3b6-dac502259ad0.png

c6083240-5016-11ed-a3b6-dac502259ad0.png

c61e8e0a-5016-11ed-a3b6-dac502259ad0.png

c679236a-5016-11ed-a3b6-dac502259ad0.png

c6a39654-5016-11ed-a3b6-dac502259ad0.jpg

6、選擇Manufacture->NC->Drill Legend輸出背鉆符號

c6aae86e-5016-11ed-a3b6-dac502259ad0.png

c6d8d2ce-5016-11ed-a3b6-dac502259ad0.png

c6e9c4b2-5016-11ed-a3b6-dac502259ad0.png

c6a39654-5016-11ed-a3b6-dac502259ad0.jpg

7.選擇Manufacture->NC Drill輸出鉆孔文件

c743e97e-5016-11ed-a3b6-dac502259ad0.png

c772e8c8-5016-11ed-a3b6-dac502259ad0.png

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4404

    文章

    23877

    瀏覽量

    424231
  • 電解
    +關注

    關注

    1

    文章

    83

    瀏覽量

    18346
  • allegro
    +關注

    關注

    42

    文章

    767

    瀏覽量

    150131

原文標題:Cadence Allegro背鉆設置詳細介紹教程

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    KiCad 10 探秘(三):引入三大全新導入器:Allegro、PADS 與 gEDA

    “ ?KiCad 10推出了針對? Cadence Allegro、Mentor PADS 和 gEDA/Lepton EDA ?的全新導入器.? ” 私有文件格式實質上是“廠商鎖定”的代名詞。數年
    的頭像 發表于 02-26 11:20 ?1168次閱讀
    KiCad 10 探秘(三):引入三大全新導入器:<b class='flag-5'>Allegro</b>、PADS 與 gEDA

    PCB 塞孔翻車記!綠油凸起竟讓焊接 “手牽手” 短路

    油,像搭起的帳篷,個個向天聳立。 發現了端倪的蕭蕭趕緊聯系了趙理工。 這可不是塊普通的 PCB 板。研發工程師趙理工主導設計的這款高速信號板,藏著個關鍵結構 —— 塞孔。要是把信號傳輸路徑比作
    發表于 12-15 16:41

    2025 Cadence 中國技術巡回研討會即將開啟 ——系統設計與分析專場研討會(上海站)

    Cadence 在 PCB 設計與封裝設計及多物理場分析的前沿進展,聚焦 Allegro X、Sigrity、Optimality、Celsius、Clarity 等工具的創新應用,涵蓋 AI 驅動設計、高速信號
    的頭像 發表于 10-20 16:09 ?730次閱讀
    2025 <b class='flag-5'>Cadence</b> 中國技術巡回研討會即將開啟 ——系統設計與分析專場研討會(上海站)

    高速PCB板DDR5數據信號的長STUB要嗎?

    盡量保持短stub層走線,至于是否一定要,還是要看情況,大多數情況下還是可以不用的,畢竟需要額外增加成本,可以優先走stub短的層。如果實在避免不了長stub的層,我們還是可以
    發表于 09-28 11:25

    高速PCB板DDR5數據信號的長STUB要嗎?

    上次說了過孔stub對DDRx地址信號的影響,這次我們就來看看數據信號的長stub是否要
    的頭像 發表于 09-28 11:22 ?705次閱讀
    高速PCB板DDR5數據信號的長STUB要<b class='flag-5'>背</b><b class='flag-5'>鉆</b>嗎?

    PCB為啥現在行業越來越流行“淺”了?

    可能是大家想象不到的,1dB,5dB,10dB,20dB甚至更大都有可能。 So,一套專門為提升有stub的過孔性能的加工工藝就應運而生了,那就是,簡單的流程就像下面這樣了。 當然,我們也知道,本身
    發表于 08-18 16:30

    PCB為啥現在行業越來越流行“淺”了?

    偷偷地跟大伙說,在PCB加工上做過最出格的事,就是哪怕只有10mil-stub(殘樁)的過孔,我都硬著頭皮要求板廠給我去做。。。
    的頭像 發表于 08-18 16:27 ?895次閱讀
    PCB為啥現在行業越來越流行“淺<b class='flag-5'>背</b><b class='flag-5'>鉆</b>”了?

    毫米之間定成敗:PCB深度設計與生產如何精準把控

    一寸短,一寸險。PCBstub的長短與PCB信號完整性的成敗有很大的關系,走進一博PCB新工廠,為你揭秘,從設計到生產如何精準1-4mil的stub長度。
    的頭像 發表于 08-06 17:41 ?998次閱讀
    毫米之間定成敗:PCB<b class='flag-5'>背</b><b class='flag-5'>鉆</b>深度設計與生產如何精準把控

    毫米之間定成敗:PCB深度設計與生產如何精準把控

    (≥3mm):采用 “分步”,先淺深度(如目標深度 2mm,分兩次各 1mm),減少單次鉆孔的應力變形。 多層異質材料:如 PCB 含陶瓷或金屬芯層,需針對不同材料分段
    發表于 07-28 14:20

    別讓孔偏毀了信號!PCB 的 XY 精準度如何做到分毫不差?

    高速先生成員--王輝東 上期文章SI大神黃剛寫一篇在于STUB的文章《PCB仿真結果天下無敵,板廠加工讓你一敗涂地》,十分火爆,講了一博PCB新工廠做出來的stub的效果特別好
    發表于 07-22 10:25

    別讓孔偏毀了信號!PCB 的 XY 精準度如何做到分毫不差?

    ?在 PCB 的微觀世界里,每一次鉆頭的起落都像是在毫米見方的 “畫布” 上繡花 ——讓鉆尖精準對準微米級的靶心,確保 XY 方向的精度,又要在多層板的 “肌理” 中深淺有度,既不能多一絲損傷
    的頭像 發表于 07-22 10:24 ?928次閱讀
    別讓孔偏毀了信號!PCB <b class='flag-5'>背</b><b class='flag-5'>鉆</b>的 XY 精準度如何做到分毫不差?

    眾陽電路鉆工藝技術簡介

    ,其實就是控深比較特殊的一種,在多層板的制作中,例如20層板的制作,需要將第1層連到第10 層,通常我們鉆出通孔(一次),然后沉銅+電鍍。這樣第1層直接連到第20層,實際我們只
    的頭像 發表于 06-03 15:00 ?1078次閱讀
    眾陽電路<b class='flag-5'>背</b>鉆工藝技術簡介

    Cadence SPB OrCAD Allegro22.1安裝包

    包括了Capture原理圖設計、PSpice仿真、Alelgro PCB Editor及PCB SI組件?系統需求Cadence SPB 22.1 的安裝包不再支持Windows 7 以及
    發表于 05-22 16:50 ?10次下載

    Cadence SPB OrCAD Allegro24.1安裝包

    包括電路設計、仿真分析、PCB布線以及封裝技術等多種應用,Cadence 已于2024年9月份發布了最新的Cadence SPB OrCAD X and Allegro X v24.10版本,帶來了若干的新特性,涵蓋了 PCB
    發表于 05-22 16:45 ?42次下載

    信號完整性的守護者:技術

    (BackDrilling)是高速PCB設計中的一項關鍵工藝技術,特別在EDA(電子設計自動化)行業中得到廣泛應用。隨著信號速率不斷提高,這項技術變得越來越重要。的基本概念
    的頭像 發表于 03-19 18:29 ?2061次閱讀
    信號完整性的守護者:<b class='flag-5'>背</b><b class='flag-5'>鉆</b>技術