作為后摩爾時(shí)代突破芯片性能瓶頸的主流技術(shù)方向之一，存算一體正在被更多人關(guān)注和認(rèn)可。

存算一體直接將數(shù)據(jù)存儲(chǔ)單元和計(jì)算單元融合為一體，能夠大幅減少數(shù)據(jù)搬運(yùn)帶來(lái)的功耗損失，同時(shí)，也減少了等待數(shù)據(jù)讀取時(shí)的算力浪費(fèi)，極大提高了計(jì)算并行度和能效。這一架構(gòu)設(shè)計(jì)直接打破“存儲(chǔ)墻”和“功耗墻”，可以從根本上解決馮·諾伊曼的架構(gòu)瓶頸。

存算一體的概念并不難理解，這一設(shè)計(jì)思路的出現(xiàn)甚至可以追溯到20 世紀(jì) 60 年代。但直至最近幾年，存算一體才真正從概念走向產(chǎn)品。此前，為什么存算一體沒(méi)有被業(yè)內(nèi)廣泛應(yīng)用？

Q?

存算一體為什么之前沒(méi)有被廣泛應(yīng)用？

實(shí)際上，“存算一體”并非橫空出世的新鮮事物，設(shè)計(jì)人員很早就有了存算一體的設(shè)計(jì)思路，從上世紀(jì)70年代就一直持續(xù)有相關(guān)的研究工作在發(fā)表。

圖1. 相關(guān)文獻(xiàn)整理

但是，這方面工作一直不溫不火，直到2012年后又逐漸受到學(xué)術(shù)界和工業(yè)界的重視，主要原因可以概括為幾個(gè)方面：

1）處理器計(jì)算吞吐和內(nèi)存帶寬差距增大。早期處理器的計(jì)算吞吐和內(nèi)存帶寬的差距并不明顯，但是隨著 CMOS 工藝的快速發(fā)展、以及多核/眾核處理器架構(gòu)成為主流，處理器的計(jì)算吞吐能力增長(zhǎng)的速度遠(yuǎn)超內(nèi)存帶寬的增長(zhǎng)速度。因此，存儲(chǔ)墻的問(wèn)題愈發(fā)嚴(yán)重；

2）應(yīng)用訪(fǎng)存數(shù)據(jù)量增大、數(shù)據(jù)局部性變差。傳統(tǒng)的處理器設(shè)計(jì)通過(guò)增加多級(jí)的片上緩存(cache）來(lái)緩解內(nèi)存帶寬不足的問(wèn)題，但是由于深度學(xué)習(xí)、圖計(jì)算、推薦系統(tǒng)等大數(shù)據(jù)應(yīng)用的訪(fǎng)存數(shù)據(jù)量愈來(lái)愈大、數(shù)據(jù)局部性變差，導(dǎo)致處理器的緩存架構(gòu)難以發(fā)揮作用；

3）新興應(yīng)用包含大量、可并行的、乘累加計(jì)算。以深度學(xué)習(xí)應(yīng)用為例，主流模型80%以上的計(jì)算都是可并行的乘累加（MAC）操作，面向這類(lèi)“簡(jiǎn)單”的操作，使得計(jì)算單元和存儲(chǔ)單元的深度融合（即CIM），無(wú)論以數(shù)字還是模擬方式都變得可行；

4）STT-MRAM、RRAM 等新型存儲(chǔ)器的發(fā)展。一方面，新型存儲(chǔ)器有潛力提升片上存儲(chǔ)的密度，從而緩解存儲(chǔ)墻的問(wèn)題。另一方面，這類(lèi)新型存儲(chǔ)器為 MAC 計(jì)算單元和存儲(chǔ)單元的融合提供了新的機(jī)遇；

5）領(lǐng)域定制計(jì)算架構(gòu)的興起。最后值得一提的是，隨著摩爾定律的放緩，領(lǐng)域定制計(jì)算架構(gòu)的優(yōu)勢(shì)愈發(fā)明顯，而存算一體正是一種適合AI、圖計(jì)算、推薦系統(tǒng)等領(lǐng)域的定制計(jì)算架構(gòu)。

未來(lái)將是存算一體應(yīng)用的爆發(fā)期，將會(huì)被廣泛應(yīng)用。但是我們也認(rèn)為存算一體架構(gòu)并不會(huì)全面取代現(xiàn)有架構(gòu)的 AI 芯片（如GPU等），而是會(huì)長(zhǎng)期共存，不同的架構(gòu)有各自更加擅長(zhǎng)的場(chǎng)景，多樣化架構(gòu)的并存，甚至異構(gòu)結(jié)合、優(yōu)勢(shì)互補(bǔ)，才是更加更合理的情形。選擇架構(gòu)需要綜合考慮應(yīng)用場(chǎng)景、模型數(shù)量/功能/大小、存儲(chǔ)工藝、集成方式、計(jì)算精度等多方面因素，具體分析可以參考前述幾問(wèn)的闡述。

審核編輯：劉清