国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

解決Vivado implementation擁塞的策略方法

倩倩 ? 來源:Hack電子 ? 作者:Hack電子 ? 2022-08-31 15:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

摘要:根據官方說法,嘗試解決post route里面的擁塞問題,參考文章在策略中一些參數細節的配置方法。參考文章中的

Vivado strategies:

針對性能:

Perfornance_Explore

Perfornance_ExplorePostRouteFhsopt

Perfornance_WLBlockPlacement

Perfornance_WLBlockPlacementFanoutopt

Perfornance_NetDelay_high

Perfornance_NetDelay_low

Perfornance_Retiming

Perfornance_ExtraTimingOpt

Perfornance_Refineplacement

Perfornance_SpreadSLLs

Perfornance_BalanceSLLs

針對布線擁塞:

Congestion_ SpreadLogic_high

Congestion_ SpreadLogic_medium

Congestion_ SpreadLogic_low

Congestion_ SpreadLogic_Explore

以下三個針對SSI芯片:

Congestion_ SSI_SpreadLogic_high

Congestion_ SSI_SpreadLogic_low

Congestion_ SSI_SpreadLogic_Explore

針對資源:

Area_Explore

Area_ExploreSequential

Area_ExploreWithRemap

針對功耗:

Power_DefaultOpt

Power_ExploreArea

針對運行時間:

Flow_RunPhysOpt

Flow_RunPos tRoutePhysOpt

Flow_Runtimcoptinized

擁塞報告

第一步:打開布局或者布線后的DCP文件

第二步:在菜單下,依次選擇Reports -> Report Design Analysis,彈出如下圖所示對話框,只選擇圖中的Congestion,即可生成擁塞報告。

5f17c67c-28fc-11ed-ba43-dac502259ad0.png

這里我們要格外關注Level列對應的數據,該列數據表明了擁塞程度。

5f48907c-28fc-11ed-ba43-dac502259ad0.png

對于擁塞程度(Congestion Level),我們有如下判定標準:

擁塞程度≥7:設計幾乎不太可能收斂,布線極有可能失敗;

擁塞程度≥6:設計很難實現時序收斂,運行時間會很長,而且很有可能出現布線失敗;

擁塞程度=5:存在一定難度實現設計收斂;

擁塞程度<5:可認為設計不存在擁塞問題

我們再看看布線后生成的擁塞報告,如下圖所示。此時,我們要關注Type這一列。該列表明了擁塞的類型。

5f712226-28fc-11ed-ba43-dac502259ad0.png

通常,有三類擁塞類型:Global、Long和Short。造成這三類擁塞的原因是不同的。

Global:擁塞區域的Combined LUT過多,或者控制集過多;

Long:擁塞區域的BRAM、URAM和DSP過多,或者跨die路徑過多;

Short:擁塞區域的MUXF或Carry Chain過多;

明確了擁塞類型,就可知道造成擁塞的原因,再結合報告中顯示的擁塞區域,進而查找到相應的模塊,就可以有的放矢,解決擁塞問題。但是,在解決擁塞問題之前要確保設計滿足以下幾點:

(1)約束是合理的

(2)Pblock之間沒有重疊

(3)不存在過大的Hold違例(WHS < -0.4ns)

測試

首先看擁塞的等級,可以分別采用Congestion_ SpreadLogic_high、Congestion_ SpreadLogic_medium等不同的策略去解決。

我在跑版本的時候發現,有的版本時序還行,但是功能完全不正確,warning比功能正確的版本要多。考慮到可能是策略不同所致,所以進行了一些關于策略測試,不是很明白策略,只是單純的跑版本進行測試。

具體策略每項的介紹可以看這篇文章:【vivado UG學習】Implementation策略學習_lu-ming.xyz的博客-CSDN博客_vivado 實現策略(https://blog.csdn.net/lum250/article/details/119920135)

在有擁塞的時候,使用congestion_spreadlogic_high策略,但是好像很容易會造成版本的unlock,這點不是很確定。

以058版本為例,時序在-0.5的版本是不行的,一般要在-0.5以內,-0.4的樣子

5f9b6644-28fc-11ed-ba43-dac502259ad0.png

5fde8f82-28fc-11ed-ba43-dac502259ad0.png

第一次修改策略,其它不變,只改HigherDelayCost

6005f9f0-28fc-11ed-ba43-dac502259ad0.png

第二次修改策略,有unlock的問題:

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:AggressiveExplore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

60318bd8-28fc-11ed-ba43-dac502259ad0.png

第三次修改策略:

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:ExploreWithHoldFix

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

60611c72-28fc-11ed-ba43-dac502259ad0.png

第四次修改策略:(無unlock問題,功能沒太大問題)

opt_design:Explore

place_design:AtspeedLogic_high

phys_opt_design:AggressiveExplore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

608b9f4c-28fc-11ed-ba43-dac502259ad0.png

058錯誤版本,無unlock問題,但是功能有問題:(同策略下跑出過正常版本很奇怪)

opt_design:ExploreArea

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

60bcc9d2-28fc-11ed-ba43-dac502259ad0.png

058正式版本:(無lock問題,功能正確,時序微差)

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

13 critical warning

354 warning

WNS:-0.429

TNS:-4010.661

057版本測試

057-0606(未通過)

opt_design:Explore

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

phys_opt_design:Explore

53 critical warnings

273 warnings

WNS:-0.438ns

總結

根據測試,簡單的判斷下來,在高LUT使用率以及擁塞的版本下,可暫時使用如下策略,雖然同策略跑出的其他版本在prach測試時有點偏差,但是不能夠確定是環境問題還是代碼問題:

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

(unenable or ennable)phys_opt_design:Explore

在使用策略的時候可以先不用更改策略內的項,用每個策略的默認項,待時序很差或者擁塞依舊不通過或者功能不正確時,再考慮更改某些項。

目前看下來,當LUT使用過多,并且時序差的時候會有擁塞、unlock以及功能不正確的現象。我在使用congestion_spreadlogic_high策略的時候,很容易會有unlock的現象。功能不正確伴隨著的是時序竟然會好,這點很奇怪,感覺是由于策略過于激進優化掉了很多東西,造成了更多的warning(DRC警告)。

不過這三個問題在不改代碼的前提下,可以去通過更改策略解決。

審核編輯 :李倩


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 布線
    +關注

    關注

    9

    文章

    821

    瀏覽量

    86135
  • 擁塞
    +關注

    關注

    0

    文章

    12

    瀏覽量

    9622
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71100

原文標題:解決Vivado implementation擁塞的策略方法

文章出處:【微信號:Hack電子,微信公眾號:Hack電子】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Vivado中IP核被鎖定的解決辦法

    當使用不同版本的Vivado打開工程時,IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
    的頭像 發表于 02-25 14:00 ?170次閱讀
    <b class='flag-5'>Vivado</b>中IP核被鎖定的解決辦法

    vivado中常用時序約束指令介紹

    vivado中,我們常用的時序約束指令主要包括如下幾個方面。
    的頭像 發表于 01-20 16:15 ?295次閱讀

    看透微突發:利用 INT 技術實現交換機隊列級的實時擁塞告警

    星融元開發的 EasyRoCE-CMA 是基于 INT 技術的擁塞監控工具 。它利用納秒級精度的 HDC 與 BDC 捕獲信息 ,實現交換機端口級擁塞與丟包的一站式可視化 。該工具能精準定位故障根因,輔助 AI 智算網絡快速調優 。
    的頭像 發表于 01-16 15:29 ?1208次閱讀
    看透微突發:利用 INT 技術實現交換機隊列級的實時<b class='flag-5'>擁塞</b>告警

    Vivado仿真之后沒有出現仿真結果的解決方法

    ;Run Behavioral Simulation之后,會出現如下圖界面,此時,在Tcl Console中并沒有出現仿真結果。 沒有出現仿真結果的原因是沒有給Vivado時間進行仿真,解決方法
    發表于 10-31 06:24

    Windows系統下用vivado將電路燒寫到MCU200T板載FLASH的方法

    在Windows操作系統下使用vivado將設計的電路燒寫到MCU200T開發板上的FLASH中的方法。通過將硬件電路的比特流文件燒寫到板載FLASH內,開發板上電時將自動地從FLASH中讀取比特流
    發表于 10-29 08:21

    vcs和vivado聯合仿真

    我們在做參賽課題的過程中發現,上FPGA開發板跑系統時,有時需要添加vivado的ip核。但是vivado仿真比較慢,vcs也不能直接對添加了vivado ip核的soc系統進行仿真。在這種情況下
    發表于 10-24 07:28

    FPGA開發板vivado綜合、下載程序問題匯總

    問題 做vivado綜合時,可能會出現識別不到FPGA開發板的問題。我們用的是DDR200T開發板,在確定jtag接線無誤后,我們懷疑是驅動程序的問題。我們采用的方法是將驅動程序卸了再重新安裝。 可以
    發表于 10-24 07:12

    Vivado中向FPGA的Flash燒錄e203的方法

    首先導入、并配置好項目,完成項目的綜合(SYNTHESIS)與實現(IMPLEMENTATION),查看有無錯誤與或警告信息,調整完成后,右鍵比特流生成(Generate Bitstream),選擇
    發表于 10-23 08:28

    ECN如何在HPC和數據中心中應對網絡擁塞

    ECN(Explicit Congestion Notification)是一種改進后的擁塞控制方法,它不依賴于丟包來指示擁塞,而是在數據包的頭部標記擁塞發生的信號。ECN通過向數據包
    的頭像 發表于 09-26 14:53 ?2662次閱讀
    ECN如何在HPC和數據中心中應對網絡<b class='flag-5'>擁塞</b>

    解析DCQCN:RDMA在數據中心網絡的關鍵擁塞控制協議

    DCQCN ( Data Center Quantized Congestion Notification),數據中心量化擁塞通知。它是一種專門為數據中心網絡設計的端到端擁塞控制協議。其核心目的是在使用RDMA(RoCEv2) 的網絡中,高效地管理網絡
    的頭像 發表于 09-15 11:45 ?1862次閱讀
    解析DCQCN:RDMA在數據中心網絡的關鍵<b class='flag-5'>擁塞</b>控制協議

    vivado仿真時GSR信號的影響

    利用vivado進行設計xilinx FPGA時,寫完設計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發表于 08-30 14:22 ?1360次閱讀
    <b class='flag-5'>vivado</b>仿真時GSR信號的影響

    Vivado無法選中開發板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對開發板(Evaluation Board)進行 FPGA 開發時,我們通常希望在創建工程時直接選擇開發板,這樣 Vivado 能夠自動配置
    的頭像 發表于 07-15 10:19 ?1702次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發板的常見原因及解決<b class='flag-5'>方法</b>

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果(以 Vivado 2024.2 為例)。
    的頭像 發表于 05-19 14:22 ?1291次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結果

    適用于Versal的AMD Vivado 加快FPGA開發完成Versal自適應SoC設計

    設計、編譯、交付,輕松搞定。更快更高效。 Vivado 設計套件提供經過優化的設計流程,讓傳統 FPGA 開發人員能夠加快完成 Versal 自適應 SoC 設計。 面向硬件開發人員的精簡設計流程
    的頭像 發表于 05-07 15:15 ?1327次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快FPGA開發完成Versal自適應SoC設計

    電機大范圍調速的綜合電壓調制策略

    使用DPWM策略,并提出一種基于零矢量分配的過渡策略,使得兩種調制方式可以平滑的過渡。這種方法使得電壓波形質量,開關損耗以及電壓線性范圍得到優化。最后,搭建了基于Simulink的仿真模型,結果表明提出的
    發表于 04-01 14:51