国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Vivado報錯-bit文件和ltx文件不匹配怎么辦

電子工程師 ? 來源:FPGA通信小白成長之路 ? 作者:FPGA通信小白成長之 ? 2022-08-10 11:58 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

某年某月某日...

問題描述

當我在做某個項目時,抓了信號后上板調試,想驗證一下信號時序,當我導入ltx文件時,報錯如下:

WARNING:Mismatch between the design programmed into the device and the probes file(s).

......

Resolution:

1.Reprogram device with the correct programming file and associated probes file(s) OR

2. Goto device properties and associate the correct probes file(s) with the programming file already programmed in the device

解決方法

該問題是因bit文件和ltx文件不對應導致。后來在我的調試生涯中經常遇到這個問題,當然,最簡單的解決方法,就是文件沒找對嘛,找對正確的ltx文件就行。

但是也有找到“正確”的ltx文件后,仍然報錯的情況,明明ltx時間和bit一致,抓信號的過程也沒報錯,但就是導不進去。

這個時候打開debug.xdc或者直接文本打開ltx文件,可以看到里面的信號確實不是抓的信號。后面我摸了一下規律,該問題應該是在用set up debug抓信號的時候,或者生成ltx文件的時候,出了bug,程序紊亂了,這時候建議清空debug.xdc后,重新抓取一下信號。

當然,如果很著急,可以用以下命令重新生成ltx文件:

在tcl指令欄輸入:

write_debug_probes -force xxx.ltx(xxx和bit名字保持一致即可,也可自己命名)

敲完之后,命令行出現:

xxxxxx

xxxxxx

這里就懶得寫了,其實就是告訴你新生成的ltx文件的路徑,好了,可以用新的去試試了。

編輯:黃飛

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71100

原文標題:Vivado報錯-bit文件和ltx文件不匹配?

文章出處:【微信號:FPGA通信小白成長之路,微信公眾號:FPGA通信小白成長之路】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    三防漆固化怎么辦?從材料到工藝的排查指南 |鉻銳特實業

    鉻銳特實業|東莞廠家|三防漆固化怎么辦?從材料過期、固化條件錯配、涂層過厚、前處理不當到環境溫濕度,一文帶你系統排查三防漆固化不良問題,附行業數據及實用解決方法。
    的頭像 發表于 02-22 01:22 ?93次閱讀
    三防漆<b class='flag-5'>不</b>固化<b class='flag-5'>怎么辦</b>?從材料到工藝的排查指南 |鉻銳特實業

    IC燒錄總是出錯?可能是燒錄座匹配

    深夜產線芯片燒錄報錯,排查代碼、電源、燒錄器后仍無果,不起眼的燒錄座往往是癥結所在。燒錄座常因被當作 “標準件” 而被低估,封裝迭代下,物理尺寸、接觸阻抗、熱膨脹系數匹配易引發故障。選型需對照封裝圖紙、關注電氣參數、上機實測,
    的頭像 發表于 02-04 11:13 ?244次閱讀

    使用Vivado 2018.2編譯E203的mcs文件,遇到的問題求解

    Hi 各位,我在嘗試使用Vivado 2018.2編譯E203的mcs文件,遇到如下兩個問題: 1. 按照書中步驟運行,執行完make mcs之后得到的mcs文件與git中預編譯出來的mcs
    發表于 11-11 06:04

    使用VCS工具時產生fsdb文件時出現報錯

    VCS產生fsdb文件時,出現報錯: Environment variables NOVAS_HOME or DEBUSSY_HOME is not set. Please set one
    發表于 10-31 09:21

    在Windows10上運行vivado使用tcl文件創建E203項目路徑錯誤的問題

    prologue_setup.tcl文件后,都會出現文件路徑匹配,總是在路徑前多出一個盤符加冒號,類似“e:e:....”,所以在查閱了相關資料后,手動將prologue_setup
    發表于 10-28 07:19

    win10環境下使用vivado生成.bit與.mcs文件

    ,這里介紹一種可以直接在windows環境下使用vivado生成system.bit和system.mcs文件的方法。 1.在windows環境安裝vivado,準備好e203_hb
    發表于 10-27 08:25

    如何解決將e203的rtl導入vivado后報語法錯誤的問題

    主要內容是介紹一下如何解決將e203的rtl導入vivado后,報語法錯誤的問題。 二、分享內容 如圖所示,導入源碼后跑仿真,會報語法錯誤。 這是因為這些文件里面有用system verilog
    發表于 10-24 09:49

    vcs和vivado聯合仿真

    ; 原因在于:正常的話我們直接點擊Compile進行編譯就可以了,但是直接編譯后會產生systemc的編譯錯誤;是由于vivado2021.2版本與vcs2018的版本不匹配問題造成。在ug900
    發表于 10-24 07:28

    當中國380v設備出口海外電壓匹配怎么辦

    出口至海外市場時,面臨著與當地電網電壓匹配的嚴峻問題:美國采用480V三相電壓,日本為200V,韓國和阿根廷等國家使用220V,而伊朗、阿聯酋和希臘等地區則為400V。這種電壓兼容可能導致設備性能異常、效率下降甚至永久性損壞
    的頭像 發表于 10-16 09:38 ?1156次閱讀

    使用studio,最高版本的系統是4.0.3,用到LVGL,但是可選的版本是9.1的,匹配怎么解決?

    使用studio搭建的系統,選的是4.0.3版本,需要用到LVGL,但是版本沒的選,只有9.1最高的版本,系統匹配怎么辦
    發表于 09-29 09:56

    華秋DFM軟件升級時,提示“Windows找不到文件怎么辦

    最近有用戶反饋: 登錄華秋DFM軟件,點自動升級的時候有時會報錯,導致無法正常升級。 其中有一種情況是: 軟件自動升級時,彈出“Windows 找不到文件\'C:\\\\Program Files
    發表于 06-12 18:22

    FPGA遠程燒寫bit文件和調試ILA指南

    在 FPGA 開發過程中,燒寫bit文件和使用ILA進行調試是再常見不過的操作。但如果 FPGA 板卡被放在機房,或者通過PCIe插在服務器上,那么每次調試時我們都不得不帶著筆記本電腦跑去機房或服務器旁,接上 JTAG 線后才能進行調試,非常不便。
    的頭像 發表于 06-05 16:41 ?2562次閱讀
    FPGA遠程燒寫<b class='flag-5'>bit</b><b class='flag-5'>文件</b>和調試ILA指南

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序約束文件可以直接創建或添加已存
    的頭像 發表于 03-24 09:44 ?4828次閱讀
    一文詳解<b class='flag-5'>Vivado</b>時序約束

    keil不同版本,有的文件在新版本上報錯怎么辦?要裝兩個版本一起用?

    有的文件在新版本上報錯怎么辦?要裝兩個版本一起用?
    發表于 03-10 07:05

    stm32cubeide編譯的時候報錯,無法生成hex文件怎么解決?

    stm32cubeide編譯的時候報錯,并且無法生成hex文件怎么辦急急急!
    發表于 03-07 08:17