芯片產業在不斷競速，作為AI產業落地重要基底的AI芯片更是如此。在持續火熱多年后，如今我國AI芯片產業已經朝著肉搏階段邁進，誰率先落地產品、構建生態，誰就能在這場競爭中突圍。

激烈的市場競爭與迫切的Time to Market，讓人們對芯片設計的“好與快”提出了更高要求，在新一輪挑戰面前，如何整合EDA、IP與設計資源，讓AI芯片快人一步？

相輔相成的EDA

EDA全稱Electronic design automation，主要為集成電路的設計、生產等提供自動化輔助設計能力。憑借精細的軟件設計，EDA保證了芯片設計各個階段、各個環節的準確性，縮短了設計周期、降低了設計成本，因此被人稱之為半導體工業軟件皇冠上的明珠。

然而人工智能的興起，卻將EDA推向了新浪潮。無論是在EDA工具中應用AI算法賦能芯片設計的“AI Inside”，還是EDA工具助力AI芯片高效設計的“AI Outside”，都意味著EDA對于提高AI芯片設計效率有著不可或缺的重要作用。

在“AI Outside”方面，AI芯片隨著數據爆炸時代的到來應運而生，龐大的算力意味著其往往具備超大的設計規模，對于芯片來說，規模越大，結構越復雜、精度越高，對于EDA軟件的依賴程度也就越高。

以在EDA總體算力比重較大的驗證來說，作為解鎖芯片流片成敗的關鍵環節之一，要想提高流片成功率，就要在流片之前做好充分的系統級驗證。一般來說，芯片驗證工作隨著SoC芯片復雜度、集成度規模的擴大，占比不斷提高，甚至可達70%。面對復雜的設計需求，傳統基于電路的仿真技術無法實現對極端情況的驗證覆蓋，使得驗證覆蓋率的收斂成為了阻礙AI芯片設計效率進一步提升的“絆腳石”。

為此，AI芯片在驗證策略選擇上往往需要引入多種驗證手段，通過仿真、形式化驗證、FPGA原型驗證等一系列驗證手段提前發現問題，確保芯片在功能、功耗、調度性能等方面達到設計期望。使用EDA工具，可以針對AI的分布式、矩陣式等運算特點，驗證AI芯片的性能和收斂能力，推出對應的解決方案，以此來得到更快的結果，提高芯片設計效率。

圖源：芯華章

這也是EDA的優勢所在，無論是人工智能，還是云計算、5G、智能汽車，EDA領域均有對應其應用特點的芯片設計解決方案，對于芯片設計者而言，EDA工具可以快速將基礎信息進行有效的建模和抽象，幫助設計者將精力更多地投入上層和系統設計。設計者只需完善算法設計，即可通過EDA實現一個性價比更高、性能更匹配的系統設計。

在本土領域，已有多家AI芯片廠商與EDA廠商合作，以此提高設計驗證效率。例如：國微思爾芯原型驗證工具助力埃瓦科技 3D 視覺 AI 芯片量產；鯤云科技采用芯華章的形式化驗證工具穹瀚(GalaxFV)，提升新一代復雜AI芯片的設計驗證效率，進一步保障復雜AI芯片的功能和可靠性。

而在“AI Inside”方面，EDA+AI更是已經成為了熱門話題，不少專家都認為EDA應用AI是必然趨勢,AI在其中可以起到加速和輔助作用。

在傳統EDA設計工具中,芯片架構探索、設計、驗證、布局布線等工作的人力占比巨大，隨著人工智能的興起，EDA設計工具也開始逐漸朝著智能化趨勢發展，在深度、強化學習等技術的加持下，智能化EDA設計能夠吸收過去的設計經驗和數據, 有效減少人力投入、縮短設計周期、提高芯片設計及生產的性能和精度。

從某種意義上來說，芯片設計過程的復雜性非常適合 AI 算法。比如，當AI應用于布局布線、平面規劃等芯片后端設計時，EDA工具可以通過攝取設計工具生成的大數據流來探索搜索空間，觀察設計如何隨時間演變，并調整設計選擇、技術參數和工作流程。

又或者，在計算時延中使用AI的方法，可以根據建模精確度把解決方案代入到時延范圍內，得到你最終想要的結果。

總的來說，只要AI技術運用得好，可以把后端工具的運行時間縮短。當然，AI還可以在前端設計時，通過建模檢測其在后端的運行結果，讓前端工程師知道他們現在的優化動作在后端是否有效，能否縮減迭代的速度。

此外，EDA上云作為未來的趨勢之一，在云端上可以開放更多的計算資源，也可以加快設計和驗證過程。

Chiplet時代，大放異彩的IP

與EDA一樣，IP核作為芯片設計中的關鍵一環，通常是指事先定義，經過驗證可以重復使用的、能夠完成某些功能的設計模塊，可以降低芯片設計中冗余的設計成本，以及錯誤發生風險，提高設計效率。

在如今AI芯片企業分類中，除了Nvidia、Intel、AMD、Qualcomm、華為海思等芯片設計龍頭企業，以及以寒武紀、地平線等為代表的專注于人工智能芯片研發企業，還包括了ARM、Cadence、Synopsys等以IP授權為主要商業模式的企業。

對于AI芯片廠商來說，使用成熟、穩定、滿足需求、質量可靠的IP核，通過快速復用積累的技術，可以有效提高芯片設計效率，提升芯片設計公司的交付能力，極大縮短SoC芯片的開發周期。

比如，接口IP的硬化服務能夠為 SoC 騰出空間，為達到更高的 AI 性能提供了寶貴的片上 SRAM 和處理器組件；專業的AI加速硬件IP能夠提供在芯片中部署AI加速功能所需的工具；內存IP核解決方案支持針對不同AI內存約束的高效架構，可以減少AI應用中的延遲。

另外，由于IP廠商只設計芯片局部的某些功能模塊，因而更能夠追求這些功能模塊設計的最優化，不斷迭代，更新，AI芯片廠商也因此可以借助先進的IP核，在保持競爭力的同時，也可以保障芯片設計的按時交付。

當然還有很重要的一點就是：Chiplet時代的到來。

Chiplet俗稱芯粒，也叫小芯片，它是將一類滿足特定功能的die（裸片），通過die-to-die內部互聯技術實現多個模塊芯片與底層基礎芯片封裝在一起，形成一個系統芯片，以實現一種新形式的IP復用。從這個意義上來說，Chiplet也可以看作一個新的IP重用模式。

圖源：信達證券

當前，算力已經成為AI芯片的重要指標之一，只有保證充足的算力，才能應對爆發式增長的計算需求。要想提升AI芯片的算力，增大芯片面積是最為簡單有效的方法，然而芯片面積越大意味著良率越低，成本越高。為了解決芯片性能和良率之間的矛盾問題，Chiplet技術出現了。

在Chiplet的加持下，IP 模塊經濟性和復用性也有望得到大幅提升。不同功能的IP，如 CPU、存儲器、模擬接口等，可靈活選擇不同的工藝分別進行生產，從而可以靈活平衡計算性能與成本，實現功能模塊的最優配置，而不必受限于晶圓廠工藝。

此外，Chiplet還可以看作是硅片級的IP，企業僅需將多個已經成功驗證的芯粒通過先進封裝技術進行封裝，即可得到相應的產品，即高效，也降低了芯片設計的難度和成本。

因此，對于對性能有著高追求、渴望先進工藝的AI芯片來說，IP和Chiplet無疑是其加速的一大利器。

加速中的芯片設計服務

同EDA和IP一樣，芯片設計服務作為芯片設計公司和晶圓廠之間的重要橋梁，對于AI芯片廠商來說，也是一個無比重要的存在。

不過與EDA和IP不同的是，IC設計服務提供商的主要作用則是，整合和利用自身的資源集中優勢和豐富專業的設計開發能力及經驗，為客戶爭取更具競爭力的IP資源、晶圓制造乃至封裝測試等服務支持，有效降低和縮減客戶的芯片產品設計開發費用、開發風險和開發周期，降低產品運營費用和風險。

眾所周知，AI芯片的開發成本相當高，尤其是ASIC架構設計的芯片，流片數量動則千萬，包含人力成本，投入可高達2500萬美元以上。而與之相對的卻是，越來越多的初創型AI芯片企業。

中商情報網數據顯示，近年來，我國AI芯片企業注冊量快速增長，由2017年的1110家迅速增長至2021年的13492家，年均復合增長率達86.7%。最新數據顯示，2022年1-5月，我國AI芯片企業注冊量達6783家，已超過2020年新增企業數量。

圖源：中商情報網

對于這些資金、人力都短缺的初創型AI芯片企業，只有在有限的時間和資金中做出產品，才能獲得下一輪資本的青睞，才不會消失在時間的洪流中。而在此過程中，一家可靠、合適的設計服務供應商便成為了重中之重。

眾所周知，芯片設計過程不是單方面一來一回地順序傳遞，而是有大量交互與溝通在重疊進行，對于有芯片設計服務相關需求的公司而言，選擇設計服務團隊，不只是選擇一個供應商，更是在選擇合作伙伴, 反之亦然。

而追趕在行業風口的AI芯片設計就如同登山，目之所及有限，殊不知前路風景，在披荊斬棘過程中，如果能匹配到合適的芯片設計服務團隊，就如同英雄降魔路上有了寶刀利器，可以更快走向最終勝利。

從上世紀80年代后期至今，芯片產業鏈中已經涌現了一批芯片設計服務廠商，如何在眾多設計服務團隊中尋找最合適自己的，或許成為了AI初創企業所需面對的新難題。

對于眾多處于初創階段的AI芯片企業來說，有了芯片設計服務商的助力，就可以把寶貴的人力財力更加專注于市場，產品定義以及系統級支撐， 把芯片實現的專業要求交給專業團隊實現。不過需要注意的是，在選擇芯片設計服務商時，要明白自己的所需、所想，選擇與自己最適合、最匹配的，方可事半功倍。

寫在最后

隨著人工智能場景在金融、制造、電信、醫療、交通等行業應用不斷深化，其發展也呈現出應用場景多元化的特征。愈發多元的應用場景，以及逐漸成熟的技術，讓AI芯片市場競爭越來越激烈。

“工欲善其事，必先利其器。”

想要成為這個競爭激烈的行業內的捷足先登者，或許學會運用各類工具和設計資源，不失為一種正確的打開方式。

審核編輯 ：李倩