接地沒做好，電壓產生波動，頻率為50hz，采集部分做好接地線，做好電磁隔離

在嵌入式采集AD中由于操作不正當，或者外界電磁干擾總有可能導致電壓產生有規(guī)律的波動，實際上在這種情況下，對與期間來說是有一定的傷害的

混合信號芯片內部一般會將數字電源和模擬電源分開，減小數字噪聲耦合到模擬部分。但是內部的引線、封裝引腳難免會有電感LP和電阻RP，它們之間又無法避免存在寄生電容CSTRAY，快速變化的數字電流會在B點產生電壓，然后通過CSTRAY耦合至A點。

但是這不需要我們考慮，因為IC工程師在設計芯片的時候肯定考慮了它們的影響，保證芯片能夠正常工作并且性能符合數據手冊的指標（插一句話，經驗告訴我當電路指標沒有達到我們設計預期的時候，不要去懷疑芯片的數值虛表，一般都是我們電路布局問題或者一些設計問題）。而我們的工作是設計能讓這個芯片發(fā)揮它性能的環(huán)境。

假設我們將芯片的AGND連接至我們系統(tǒng)的模擬地，DGND連接至系統(tǒng)的數字地，由于數字地存在比較豐富的噪聲VNOISE，那么這個VNOISE就會在B點出現，并且經過寄生電容CSTRAY耦合至A點，從而影響模擬部分。

將AGND和DGND都連接至模擬地，并且保證它們之間的低阻抗，這樣可以減少AGND和DGND的噪聲通過寄生電容CSTRAY耦合，外部電路建議芯片的供電引腳VA和VD之間添加磁珠，靠近電源引腳放置去耦電容，根據實際分析有必要的話與緩沖器之間增加電阻可以減少數字電路產生的瞬間電流從而減小B點產生的電壓等。

因此做好AD采集的外殼接地工作非常重要。

審核編輯：湯梓紅