楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布，眾多領先的半導體和系統客戶已成功采用面向 TSMC 5nm 制程技術的全系列 Cadence? 設計 IP 產品。Cadence 設計 IP 產品符合最高水平的最新接口標準，讓客戶能夠為最苛刻的應用開發最先進的系統級芯片，包括高性能計算 （HPC）、人工智能 / 機器學習（AI/ML）、網絡、存儲和汽車。面向 TSMC N5 制程的 Cadence 設計 IP 產品組合包括 112 / 56 / 25 / 10 Gbps 以太網 PHY / MAC、PCIe 6.0 / 5.0 / 4.0 / 3.1 PHY / 控制器、40Gbps Ultralink? D2D PHY 以及用于 GDDR6、DDR5 / 4 和 LPDDR5 / 4x 的全套 PHY / 控制器。

Cadence 在 TSMC N5 工藝中的設計 IP 可提供最佳的功耗、性能和面積（PPA），并具有豐富的功能集，可為大規模 SoC 設計提供無與倫比的差異化、多功能性和創新。此外，Cadence 提供集成了 PHY 和控制器 IP 的完整子系統，可簡化集成，最大程度降低風險并縮短上市時間。

“TSMC 與我們長期的生態系統合作伙伴 Cadence 密切合作，實現了領先的設計，依托我們的先進技術，顯著改善了功耗、性能和面積。”TSMC 設計基礎設施管理部副總裁 Suk Lee 說道，“Cadence 的設計 IP 與 TSMC 的 IP9000 團隊密切配合，促進了高質量的 IP 交付，幫助我們的共同客戶實現一次性流片成功和更快的上市時間。”

“幾十年來，Cadence 攜手 TSMC，在先進制程節點上提供經過硅驗證的高質量 IP，以滿足 HPC、AI / ML、網絡、存儲和汽車應用的最苛刻要求。”Cadence 設計 IP 產品管理副總裁 Rishi Chugh 表示，“我們面向 TSMC N5 制程的設計 IP 得到廣泛使用，這印證了 Cadence 設計 IP 的卓越性和質量，讓客戶能夠設計出高度差異化的產品解決方案。”

N5 設計 IP 產品組合是 Cadence IP 產品組合的一部分，支持 Cadence 智能系統設計（Intelligent System Design?）戰略。我們不斷開發全面的設計 IP 組合，幫助客戶在先進節點實現卓越的系統級芯片設計。