有些應用中,需要降低Xilinx MPSoC的功耗。缺省設置中,R5/GPU都被使能。如果需要省電,可以在Vivado里關閉R5/GPU。步驟如下:
1.選中 MPSoC IP,在右鍵菜單中選擇Block Properties.
2.在窗口Block Properties中,選擇Properties.

3. 在窗口中,展開 “Config”.
4. 在搜索框中輸入 “Power”, 出現PSU_RPU_POWER_ON等選項。如果值是1,表示被使能;如果值是0,表示被關閉。如果要關閉,點擊最左邊的編輯圖標,輸入0。
編輯前Power選項

編輯后Power選項


在Vivado里編輯完成后,執行“Generate Output Products”, 在導出Hardware的HDF/XSA文件。
2. JTAG檢查R5/A53狀態
在SDK/Vitis里創建FSBL和Standalone程序,啟動后,在XSCT命令后窗口下,檢查R5/A53狀態,可以看到設置為0的R5/A53的狀態是No Power。
xsct% connect
tcfchan#2
xsct% target
1 PS TAP
2 PMU
3 PL
4 PSU
5 RPU (Reset)
6 Cortex-R5 #0 (No Power)
7 Cortex-R5 #1 (No Power)
8 APU
9 Cortex-A53 #0 (Running)
10 Cortex-A53 #1 (Power On Reset)
11 Cortex-A53 #2 (No Power)
12 Cortex-A53 #3 (No Power)
3. 代碼
代碼在psu_init.c里的函數psu_peripherals_powerdwn_data( )里。
/*
POWER DOWN REQUEST INTERRUPT ENABLE
/
/
Register : REQ_PWRDWN_INT_EN @ 0XFFD80218
Power-down Request Interrupt Enable for Dual_R5
PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_RPU 1
Power-down Request Interrupt Enable for GPU PP0
PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_PP0 1
Power-down Request Interrupt Enable for GPU PP1
PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_PP1 1
Power-down Request Interrupt Enable for ACPU2
PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_ACPU2 1
Power-down Request Interrupt Enable for ACPU3
PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_ACPU3 1
Power-down Request Interrupt Enable Register. Writing a 1 to this locati
on will unmask the Interrupt.
(OFFSET, MASK, VALUE) (0XFFD80218, 0x0000043CU ,0x0000043CU)
/
PSU_Mask_Write(PMU_GLOBAL_REQ_PWRDWN_INT_EN_OFFSET,
0x0000043CU, 0x0000043CU);
/##################################################################### */
/*
POWER DOWN TRIGGER
/
/
Register : REQ_PWRDWN_TRIG @ 0XFFD80220
Power-down Request Trigger for Dual_R5
PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_RPU 1
Power-down Request Trigger for GPU PP0
PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_PP0 1
Power-down Request Trigger for GPU PP1
PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_PP1 1
Power-down Request Trigger for ACPU2
PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_ACPU2 1
Power-down Request Trigger for ACPU3
PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_ACPU3 1
Power-down Request Trigger Register. Writing a 1 to this location will t
rigger a power-down request to the PMU.
(OFFSET, MASK, VALUE) (0XFFD80220, 0x0000043CU ,0x0000043CU)
/
PSU_Mask_Write(PMU_GLOBAL_REQ_PWRDWN_TRIG_OFFSET,
0x0000043CU, 0x0000043CU);
/##################################################################### */
審核編輯 :李倩
-
gpu
+關注
關注
28文章
5194瀏覽量
135425 -
Vivado
+關注
關注
19文章
857瀏覽量
71099
原文標題:【干貨分享】 在Vivado里關閉R5/GPU,降低Xilinx MPSoC的功耗
文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
如何在 S32G3 上的 M7 和 A53 內核之間建立 IPCF 通信?
探索LMG2100R026:100V、53A GaN半橋功率級的卓越性能與應用
基于STM32的VL53L4CD高精度飛行時間傳感器技術解析與應用實踐
基于VL53L4CX的飛行時間傳感器擴展板:X-NUCLEO-53L4A2技術解析
A53 GIC初始化失敗(arm_gic_dist_init)的原因?
A53啟動從EL3開始的問題求解
V5.2.1 A53 SMP啟動卡死的原因?怎么解決?
TPS7A53EVM-080評估模塊技術解析與應用指南
aicube的n卡gpu索引該如何添加?
高速數據采集卡設計:887-基于 RFSoC 47DR的8T8R 100Gbps 軟件無線電光纖前端卡
高性能+長續航!基于RK3576的電池管理系統(3.7V/7000mAh)開源方案發布
基于RFSOC的8路5G ADC和8路9G的DAC PCIe卡
Imagination GPU為瑞薩R-Car Gen 5系列SoC提供強大高效的算力
Vivado里關閉R5/A53/GPU
評論