国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

armv8/armv9中斷系列詳解-中斷示例展示

Linux閱碼場 ? 來源:Linux閱碼場 ? 作者:Linux閱碼場 ? 2022-04-29 10:48 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、中斷示例展示(不含虛擬化部分)

環境配置:linux/optee雙系統環境下, linux系統的SCR.IRQ=0、SCR.FIQ=1, optee系統的SCR.IRQ=0、SCR.FIQ=0

說明:group1是非安全中斷、secure group1是安全中斷

1、當cpu處于REE,來了一個非安全中斷

當cpu處于normal側時,來了一個非安全中斷,根據SCR.NS=1/中斷在group1組,cpu interface將會給cpu一個IRQ,(由于SCR.IRQ=0,IRQ將被routing到EL1),cpu跳轉至linux的irq中斷異常向量表, 處理完畢后再返回到normal(linux)側.

2、當cpu處于TEE,來了一個安全中斷

當cpu處于secure側時,來了一個安全中斷,根據SCR.NS=0/中斷在secure group1組,cpu interface將會給cpu一個IRQ,(由于SCR.IRQ=0,IRQ將被routing到EL1),cpu跳轉至optee的irq中斷異常向量表, 處理完畢后再返回到secure(optee)側.

f22f1298-c750-11ec-bce3-dac502259ad0.png

3、當cpu處于TEE,來了一個非安全中斷

當cpu處于secure側時,來了一個非安全中斷,根據SCR.NS=0/中斷在group1組,cpu interface將會給cpu一個FIQ,(由于SCR.FIQ=0,FIQ將被routing到EL1),跳轉至optee的fiq中斷異常向量表,再optee的fiq處理函數中,直接調用了smc跳轉到ATF, ATF再切換至normal EL1(linux), 此時SCR.NS的狀態發生變化,根據SCR.NS=1/中斷在group1組,cpu interface會再給cpu發送一個IRQ異常,cpu跳轉至linux的irq中斷異常向量表,處理完畢后,再依次返回到ATF---返回到optee

f24bdf40-c750-11ec-bce3-dac502259ad0.png

4、當cpu處于REE,來了一個安全中斷

當cpu處于normal側時,來了一個安全中斷,根據SCR.NS=0/中斷在group1組,cpu interface將會給cpu一個FIQ,(由于SCR.FIQ=1,FIQ將被routing到EL3),在EL3(ATF)中,判斷該中斷是需要optee來處理的,會切換到optee。此時SCR.NS的狀態發生變化,根據SCR.NS=0/中斷在secure group1組,cpu interface會再給cpu發送一個IRQ異常,cpu跳轉至optee的irq中斷異常向量表, 處理完畢后再依次返回到ATF---返回到linux

f26ca284-c750-11ec-bce3-dac502259ad0.png

5、當cpu處于ATF時,來了一個安全中斷或非安全中斷(G1NS、G1S)

當cpu處于EL3時,來得任何target到EL3的中斷,都將被標記位FIQ

f289c062-c750-11ec-bce3-dac502259ad0.png

當cpu處于EL3時,配置SCR.XXX(XXX=EA或IRQ或FIQ)為0的中斷不會被taken,配置SCR.XXX為1的中斷將會直接target到EL3。

f2a8c64c-c750-11ec-bce3-dac502259ad0.png

所以在 linux系統的SCR.IRQ=0、SCR.FIQ=1, optee系統的SCR.IRQ=0、SCR.FIQ=0的場景下,總結如下,當cpu運行在EL3時:

  • SCR_EL3為optee的cpu context時,來了一個G1S,中斷將不會被taken

  • SCR_EL3為optee的cpu context時,來了一個G1NS,中斷將不會被taken

  • SCR_EL3為linux的cpu context時,來了一個G1S,中斷將會直接target到EL3

  • SCR_EL3為linux的cpu context時,來了一個G1NS,中斷將不會被taken

6、當cpu處于EL3/EL2/EL1/EL0時,來了一個ATF(group0)中斷(G0)

當cpu處于EL3/EL2/EL1/EL0時,來了一個G0中斷,中斷將被標記位FIQ

f2c92b12-c750-11ec-bce3-dac502259ad0.png

在 linux系統的SCR.IRQ=0、SCR.FIQ=1, optee系統的SCR.IRQ=0、SCR.FIQ=0的場景下,總結如下:

  • 當cpu正在Non-secure EL0/1/2運行時,來了G0中斷,中斷被標記為FIQ,直接target到EL3

  • 當cpu正在secure EL0/1/2運行時,來了G0中斷,中斷被標記為FIQ,中斷target到了EL0/1/2,在該程序的fiq_offset會調用smc將cpu切回到EL3,到了EL3之后,中斷不會被taken, 會繼續返回到Non-secure EL0/1/2,然后cpu interface重新給core發送FIQ,接著又是直接target到EL3,EL3處理該中斷。

  • 當cpu正在EL3時,來了一個G0中斷,中斷會被標記為FIQ,中斷target到EL3。

7、思考-中斷流程舉例:在TEE側時產生了FIQ,回到REE后為啥又產生了IRQ

在深入研讀GICV3文檔后,終于找到了答案。

首先我們了解下中斷優先級,在CPU interfaces (ICC*ELn)寄存器的描述中:

? Provide general control and configuration to enable interrupt handling? Acknowledge an interrupt? Perform a priority drop and deactivation of interrupts? Set an interrupt priority mask for the PE? Define the preemption policy for the PE? Determine the highest priority pending interrupt for the PE

也就是cpu interface掌管著中斷優先級和將IRQ/FIQ發送給ARM Core.

我們以Level sensitive interrupts的中斷為例,先不考慮active and pending的情況:CPU interface發送給Core后,中斷狀態變為pending,當Core acknowledge中斷后(PE跳轉到中斷向量表), 中斷狀態變為active,當中斷退出后,Cpu interface會再次將優先級最高的中斷發送給Core,Core處理下一個中斷。

f2e2182a-c750-11ec-bce3-dac502259ad0.png

我們再看下中斷的退出流程( End of interrupt), 中斷的退出有兩種方式:? Priority drop 將中斷優先級降到中斷產生之前的值? Deactivation 將中斷從active變成inactive -- ( 多數情況下,使用這個場景)

重點來了,在中斷退出的時候,軟件中一般會有Priority drop和Deactivation,既要么將中斷優先級降低,要么將中斷變為inactive,那么中斷退出之后,cpu interface感知到的優先級最高的中斷,就可能不會是此中斷了,一切運行正常,符合業務.....

那么我們再看下上述的中斷流程舉例,在TEE中,cpu interface發了一個FIQ給Core,跳轉到optee的FIQ向量表,在FIQ的處理流程中,軟件幾乎什么都沒干,沒有Priority drop和Deactivation, 那么當SMC切換到了EL3之后,又退回REE后,Cpu interface感知到上一個中斷處理完成,會再次發送下一個優先級最高的中斷,由于之前的中斷號的優先級沒變,此時基本上依然是最高的優先級。此時CPU interface會再次發送該中斷給Core,由于SCR.NS發生了變化,此時Cpu interface發送給Core的就變成了IRQ...

8、思考-G1NS G1S G0都有可能產生target到EL3的FIQ,如何區分?

其實在我們的linux系統的SCR.IRQ=0、SCR.FIQ=1, optee系統的SCR.IRQ=0、SCR.FIQ=0的場景下,不考慮aarch32的情況,有兩種情況會產生target到EL3的FIQ:

  • (1)cpu在EL0/1/2運行時,來了一個G0中斷,最終CPU將會進入到EL3的向量表中的第三組向量表。

f30a3076-c750-11ec-bce3-dac502259ad0.png

  • (2)ccpu在EL3運行時,來了一個G0中斷,最終CPU將會進入到EL3的向量表中的第二組向量表 不過很遺憾,ATF中的向量表中未實現第二組向量表。那么為什么不需要實現呢?在ATF/docs/firmware-design.md中找到了答案, 原來是在進入ATF之前,disable了所有的exception,ATF又沒有修改PSTATE.DAIF,所有在ATF Runtime時 irq/fiq/serror/svnc都是disabled。所以異常向量表的第二行,也就用不著了。

Required CPU state when calling bl31_entrypoint() during cold boot
This function must only be called by the primary CPU.
On entry to this function the calling primary CPU must be executing in AArch64EL3, little-endian data access, and all interrupt sources masked:

  • PSTATE.EL = 3

  • PSTATE.RW = 1

  • PSTATE.DAIF = 0xf

  • SCTLR_EL3.EE = 0

  • (3)cpu在normal EL0/1/2/3運行時(Linux側的SCR_EL3.FIQ=1的情況下),來了一個G1S中斷,CPU將會target到EL3的向量表中的第三組向量表。

那么在ATF中第三組向量表中的fiqoffset中,是如何區分上述(1)(3)中的場景呢,即如何區分該中斷是給EL3 handler處理的,還是給optee的handler處理的?此時1020-1023號中斷發生了作用。

f32a2728-c750-11ec-bce3-dac502259ad0.png

我們應該會用到1020,那么用在哪里的呢?請看上述匯編代碼bl platicgetpendinginterrupttype的具體實現:


	
  1. uint32_t plat_ic_get_pending_interrupt_type(void)

  2. {

  3. unsignedint irqnr;

  4. assert(IS_IN_EL3());

  5. irqnr = gicv3_get_pending_interrupt_type();

  6. switch(irqnr) {

  7. case PENDING_G1S_INTID:

  8. return INTR_TYPE_S_EL1;

  9. case PENDING_G1NS_INTID:

  10. return INTR_TYPE_NS;

  11. case GIC_SPURIOUS_INTERRUPT:

  12. return INTR_TYPE_INVAL;

  13. default:

  14. return INTR_TYPE_EL3;

  15. }

  16. }

其實就是在讀取pending的中斷號,看看有沒有1020或1021,從而獲得此次的中斷是從secure或non-secure過來的,還是在EL3產生的。然后走相應的邏輯。

二、中斷示例展示(虛擬化部分)

影響中斷routing的相關控制位主要是 HCR_EL2.IMO/FMO/AMO(本文只探討irq/virq,所以我們只看 IMO比特位),除此之外還有 HCR_EL2.TGE比特位影響Application是做為Host還是Guest.

以下是這些比特位的路由規則的總結:

f3520928-c750-11ec-bce3-dac502259ad0.png

我們學習了其原理之后,我們再看4個示例:(1)、HCREL2.IMO=1 , HCREL2.TGE=1 --routing到EL2,Application做為Guest

f36d82ac-c750-11ec-bce3-dac502259ad0.png

(2)、HCREL2.IMO=1 , HCREL2.TGE=0 --routing到EL2,Application做為Host

f3900ec6-c750-11ec-bce3-dac502259ad0.png

(3)、HCREL2.IMO=0 , HCREL2.TGE=1 --routing到EL1,Application做為Guest

f3b0904c-c750-11ec-bce3-dac502259ad0.png

(4)、HCREL2.IMO=0 , HCREL2.TGE=0 --routing到EL1,Application做為host

f3d1da90-c750-11ec-bce3-dac502259ad0.png

審核編輯 :李倩


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • cpu
    cpu
    +關注

    關注

    68

    文章

    11279

    瀏覽量

    224982
  • Linux
    +關注

    關注

    88

    文章

    11760

    瀏覽量

    219030
  • 中斷
    +關注

    關注

    5

    文章

    917

    瀏覽量

    43757

原文標題:armv8/armv9中斷系列詳解-中斷示例展示

文章出處:【微信號:LinuxDev,微信公眾號:Linux閱碼場】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    RK806中斷處理流程深度解析:從架構到調試實戰

    RK806 作為瑞芯微主流 PMIC(電源管理芯片),其中斷機制是實現“電源鍵響應、電壓異常保護、休眠喚醒、 watchdog 超時處理” 等核心功能的基礎。Linux 驅動基于regmap_irq框架設計,屏蔽了底層寄存器操作細節,但調試時若不理解中斷流程,往往會陷入“
    的頭像 發表于 02-05 13:46 ?947次閱讀
    RK806<b class='flag-5'>中斷</b>處理流程深度解析:從架構到調試實戰

    從“能用”到“懂原理”:ARMv8寄存器架構深度拆解

    、ELR這些寄存器,只知道是保存狀態的,卻搞不清背后的設計邏輯; 其實ARMv8的寄存器架構,不是“零散知識點的堆砌”,而是圍繞“高效運算”“安全隔離”“狀態可控”三個核心目標設計的完整體系。 今天這篇文章,我不做枯燥的知識點羅列,而是從“為
    的頭像 發表于 01-10 07:10 ?139次閱讀
    從“能用”到“懂原理”:<b class='flag-5'>ARMv8</b>寄存器架構深度拆解

    ARMv8體系結構入門(附流程圖+腦圖)

    ARMv8是 手機、平板、甚至部分服務器里處理器的“底層設計藍圖” ——它是ARM公司推出的第一代支持64位計算的架構,能讓設備同時用大內存、跑新程序和舊程序。下面用“大白話+圖”拆解它的核心邏輯
    的頭像 發表于 01-06 07:03 ?678次閱讀
    <b class='flag-5'>ARMv8</b>體系結構入門(附流程圖+腦圖)

    RISC-V怎么實現核間中斷?核心本地中斷控制器(CLINT)深度解析

    全稱為Core Local Interruptor(核心本地中斷控制器),是 RISC-V 特權架構規范(Privileged Architecture Specification)明確定義的內建
    的頭像 發表于 12-13 14:06 ?2433次閱讀
    RISC-V怎么實現核間<b class='flag-5'>中斷</b>?核心本地<b class='flag-5'>中斷</b>控制器(CLINT)深度解析

    Arm Flexible Access方案引入Armv9邊緣AI計算平臺

    全球首個 Armv9 邊緣 AI 計算平臺(專為物聯網及邊緣 AI 工作負載優化)將納入 Arm Flexible Access 方案,助力創新者以低成本、便捷的方式,在邊緣側獲得先進的 AI 性能與安全保障
    的頭像 發表于 10-29 15:27 ?1049次閱讀

    SysTick初始化函數和中斷服務函數詳解

    SysTick定時器的計數器是向下遞減計數的,計數一次的時間TDEC=1/CLKICLK,當重裝載寄存器的值VALUELOAD減到0的時候,產生中斷,可知中斷一次的時間TINT=VALUELOAD*TDEC=VALUE LOA
    的頭像 發表于 09-23 09:57 ?786次閱讀
    SysTick初始化函數和<b class='flag-5'>中斷</b>服務函數<b class='flag-5'>詳解</b>

    瑞薩RA系列MCU的中斷過程介紹

    中斷來臨的時候會最先經過IRQ寄存器,IRQ寄存器檢測到中斷的時候,會向中央處理嵌套向量中斷控制器NVIC發送中斷信號,當NVIC檢測到中斷
    的頭像 發表于 09-23 09:45 ?1271次閱讀
    瑞薩RA<b class='flag-5'>系列</b>MCU的<b class='flag-5'>中斷</b>過程介紹

    瑞薩RA系列MCU的外部引腳中斷詳解

    上一章節我們已經詳細介紹了NVIC、ICU、ELC、NMI并對RA系列MCU的中斷管理系統有個全局的了解,我們這一章節的內容是如何控制外部中斷,也是內核里的NVIC的實例應用,這也是RA系列
    的頭像 發表于 09-23 09:38 ?1683次閱讀
    瑞薩RA<b class='flag-5'>系列</b>MCU的外部引腳<b class='flag-5'>中斷</b><b class='flag-5'>詳解</b>

    脈沖編碼器TIM3中斷不生效是怎么回事?

    的encoderdemo后獲取的圈數一直為0 配置TIM3定時器來讀取編碼器圈數值,通過debug pluse encoder已經初始化成功,TIM3中斷也設置成功,但運行后debug查看TIM3定時器的中斷一直沒有
    發表于 09-22 06:23

    優比施UPS電源:為關鍵設備構筑電力“零中斷”防線

    1KVA-3KVA在線式UPS電源,以“在線雙轉換+超寬輸入+智能監控”三大核心技術,重新定義了中小機房的電力保護標準。零中斷的“電力心臟”:在線雙轉換技術傳統UP
    的頭像 發表于 09-18 08:35 ?526次閱讀
    優比施UPS電源:為關鍵設備構筑電力“零<b class='flag-5'>中斷</b>”防線

    STM32G474進入Fault3中斷沒辦法設置成周期性觸發嗎?

    手動操作硬件觸發了Fault3故障,進入了Fault3中斷,此時若故障一直存在程序就在中斷里無法出來,FreeRTOS停止運行,把故障解除后FreeRTOS正常運行,即使把Fault3中斷優先級設置
    發表于 08-01 07:23

    第六章 外部中斷

    本章介紹W55MH32的IO口作為外部中斷輸入的使用。先闡述了NVIC(嵌套向量中斷控制器) 的結構、寄存器、優先級及相關函數,再說明EXTI(外部中斷和事件控制器)的功能。框圖及IO口與
    的頭像 發表于 05-26 16:27 ?1495次閱讀
    第六章 外部<b class='flag-5'>中斷</b>

    AS32X601驅動系列教程 PLIC_中斷應用詳解

    平臺中斷控制器(Platform Level Interrupt Controller,PLIC)是國科安芯AS32系列MCU芯片的中斷控制器,主要對中斷源進行采樣,優先級仲裁和分發。
    的頭像 發表于 05-23 17:10 ?712次閱讀
    AS32X601驅動<b class='flag-5'>系列</b>教程 PLIC_<b class='flag-5'>中斷</b>應用<b class='flag-5'>詳解</b>

    第十章 W55MH32中斷應用概覽

    本章講述了W55MH32中斷應用,涵蓋異常類型、NVIC介紹、優先級定義與分組,闡述中斷編程三要點(使能中斷、配置 NVIC、編寫服務函數),并強調優先級分組設置注意事項。
    的頭像 發表于 05-22 17:07 ?1895次閱讀
    第十章 W55MH32<b class='flag-5'>中斷</b>應用概覽

    STM32中斷如此簡單(可下載)

    下面我們先來了解一些基本概念:中斷中斷是什么?舉個例子來說,當我們正在工作時,突然電話響了,這時你會把手里的工作先停下來,然后去接電話,當接完電話后,電話里的人安排你馬上做一件事,這時你需要立刻去
    發表于 03-24 14:27 ?1次下載