国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Vitis軟核固化代碼流程說明

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在搭建完Block Design以及硬件代碼后,生成bit;

bit文件生成成功后,點擊Export Hardware,導出xsa文件:(xsa做連接使用)

pYYBAGIMpLWAV8FiAADPvihBBSE084.png

勾選 include bitstream

pYYBAGIMpLeAPhveAABtd-tcLyk470.png

有了xsa文件,就可以啟動Vitis 了。

poYBAGIMpLiAELPhAADHqPZTiJo240.png

選擇工作目錄

poYBAGIMpLqAc7V6AACGScVafp8339.png

pYYBAGIMpLuAJ-24AACezsxXrag861.png

poYBAGIMpLyAQed0AAAuvOWie9M391.png

選擇使用xsa后,選擇XSA路徑即可。完成后bulid project!!!
再建立一個APP project工程,用于代碼書寫。寫完后bulid project!!!

開始固化
固化需要兩步。
第一步是在Program FPGA對話框里面,將bit文件和Vitis工程elf文件合并成一個download.bit文件:

pYYBAGIMpL6AH9wiAAEGMUY6Q2Q814.png

第二步就是在Program Flash對話框中,把合并后的download.bit文件燒寫到SPI Flash里面:
選擇對應型號flash即可。

poYBAGIMpMCAZrs3AABzKQQDOVs935.png

若更改vivado代碼更改了,新生成了bit文件,然后,整個Vitis工程都必須刪了重建!!!!!!
重新建立Platform工程,Build一下,再重新建立Application工程,再Build一下
點Program FPGA生成download.bit,再點Program Flash把download.bit固化到flash

審核編輯:符乾江

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 代碼
    +關注

    關注

    30

    文章

    4968

    瀏覽量

    74010
  • Vitis
    +關注

    關注

    0

    文章

    157

    瀏覽量

    8359
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    3562 單板機 Linux 系統固化完全指南:從 SD 卡啟動到 eMMC 永久部署

    本文為創龍科技 3562 單板機系統固化操作指南,核心涵蓋 SD 啟動卡、升級卡制作,以及 eMMC 芯片系統固化與啟動驗證。文檔詳細說明專用工具使用、鏡像燒錄參數配置、多方式啟動測試流程
    的頭像 發表于 02-04 10:34 ?994次閱讀
    3562 單板機 Linux 系統<b class='flag-5'>固化</b>完全指南:從 SD 卡啟動到 eMMC 永久部署

    Vivado+Vitis將程序固化的Flash的操作流程

    ZYNQ 的程序固化是指將程序代碼永久存儲到非易失性存儲器中,使系統上電后能自動加載運行的過程。主要固化方式:QSPI Flash固化:常用方式,容量小,如啟動
    的頭像 發表于 01-20 16:17 ?398次閱讀
    Vivado+<b class='flag-5'>Vitis</b>將程序<b class='flag-5'>固化</b>的Flash的操作<b class='flag-5'>流程</b>

    基于Vitis Model Composer完成全流程AI Engine開發

    基于Vitis Model Composer進行AI Engine(AIE)開發,核心優勢體現在AIE專屬優化、開發流程簡化、靈活的適配性、高效驗證及量產適配等方面。
    的頭像 發表于 12-31 11:20 ?6055次閱讀
    基于<b class='flag-5'>Vitis</b> Model Composer完成全<b class='flag-5'>流程</b>AI Engine開發

    如何在AMD Vitis Unified IDE中使用系統設備樹

    您將在這篇博客中了解系統設備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護來自 XSA 的硬件元數據。本文還講述了如何對 SDT 進行操作,以便在 Vitis Unified IDE 中實現更靈活的使用場景。
    的頭像 發表于 11-18 11:13 ?3131次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系統設備樹

    e203 如何和FPGA通信?

    求教e203 如何和FPGA通信
    發表于 11-07 06:15

    AMD Vitis AI 5.1測試版發布

    AMD Vitis AI 5.1全新發布——新增了對 AMD Versal AI Edge 系列神經網絡處理單元 (NPU) 的支持。Vitis AI 包含優化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現可擴展的高性能推理。
    的頭像 發表于 10-31 12:46 ?803次閱讀

    E203提高CPU時鐘頻率方法

    本文將分享我們團隊提高E203主頻的辦法。 查閱芯來科技官方出版的《手把手教你設計CPU——RISC-V處理器篇》教材,我們發現,原本設計的E203主時鐘域應該是100MHZ
    發表于 10-29 06:19

    芯來e203移植開發分享(二)——仿真文件簡述與itcm固化程序

    根據上次的分享,已經把e203成到verdi與vcs仿真環境下。這次簡單介紹一下e203的仿真文件與itcm固化程序的仿真。 仿真文件 簡單分析一下e203的自帶的仿真文件,跟著上次的分享,我們
    發表于 10-27 06:04

    ZYNQ UltraScalePlus RFSOC QSPI Flash固化常見問題說明

    璞致 ZYNQ UltraScalePlus RFSOC QSPI Flash 固化常見問題說明
    發表于 08-08 15:49 ?0次下載

    如何在Unified IDE中創建視覺庫HLS組件

    最近我們分享了開發者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程Vitis 傳統 IDE)和開發者分享|AMD Vitis HLS 系列 2:AM
    的頭像 發表于 07-02 10:55 ?1463次閱讀
    如何在Unified IDE中創建視覺庫HLS組件

    使用AMD Vitis Unified IDE創建HLS組件

    這篇文章在開發者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程Vitis 傳統 IDE) 的基礎上撰寫,但使用的是 AMD Vitis Unifie
    的頭像 發表于 06-20 10:06 ?2360次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創建HLS組件

    如何使用AMD Vitis HLS創建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創建一個 HLS IP,通過 AXI4 接口從存儲器讀取數據、執行簡單的數學運算,然后將數據寫回存儲器。接著會在 AMD Vivado Design Suite 設計中使用此 HLS IP,并使用嵌入式 Vitis
    的頭像 發表于 06-13 09:50 ?1909次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創建HLS IP

    國際亮相中國建2025數字生態大會

    此前,5月13日至14日,中國建2025數字生態大會在雄安會展中心隆重召開。大會以“數智賦能新生態,轉型共贏創未來”為主題,由中國學會指導、中國建成員單位中華輝承辦。中
    的頭像 發表于 05-20 15:55 ?841次閱讀
    中<b class='flag-5'>軟</b>國際亮相中國<b class='flag-5'>核</b>建2025數字生態大會

    RZT2H CR52雙BOOT流程和例程代碼分析

    RZT2H是多核處理器,啟動時,需要一個“主”先啟動,然后主根據規則,加載和啟動其他內核。本文以T2H內部的CR52雙為例,說明T2H多核啟動
    的頭像 發表于 04-03 17:14 ?2953次閱讀
    RZT2H CR52雙<b class='flag-5'>核</b>BOOT<b class='flag-5'>流程</b>和例程<b class='flag-5'>代碼</b>分析

    瑞薩RZT2H CR52雙BOOT流程和例程代碼分析

    以雙CR52 Core為例,說明了T2H多核系統的BOOT流程
    的頭像 發表于 04-02 09:28 ?2238次閱讀
    瑞薩RZT2H CR52雙<b class='flag-5'>核</b>BOOT<b class='flag-5'>流程</b>和例程<b class='flag-5'>代碼</b>分析