Vivado怎么快速找到schematic中的object
在Vivado中，可能由于某些邏輯輸入懸空而導致Implementation的opt_design時會錯，比如：
報的錯誤是dac_spi_i0/bit_cnt[4]_i_4的這個LUT有個輸入懸空了，這個工程的邏輯比較簡單，例化的嵌套也比較少，因此在schematic一層層找也很容易可以找到，但如果工程比較復雜，在很內部的一個LUT的輸入懸空了，找起來就很費勁了。
筆者碰到的問題是在vivado的axi-interconnect ip中報了這個錯誤，而且是ip內部套了好幾層的地方，如果再一層層往下找就比較麻煩了，不過vivado提供了tcl指令可以幫我們快速找到這個LUT在schematic中的位置：
show_schematic [get_cells dac_spi_i0/bit_cnt[4]_i_4]
就會快速定位到schematic中的位置：
審核編輯：湯梓紅
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
指令
+關注
關注
1文章
623瀏覽量
37551 -
邏輯
+關注
關注
2文章
834瀏覽量
30139 -
Vivado
+關注
關注
19文章
857瀏覽量
71152
發布評論請先 登錄
相關推薦
熱點推薦
2026年，如何快速找到適合你企業的AI+MES切入點？
2026年，成功的制造企業不再是那些擁有最多機器人的企業，而是那些能夠利用AI+MES系統，讓數據在生產全流程中自動流動、自動決策、自動優化的企業。對于管理者而言，現在的核心任務不是“要不要做”，而是“如何快速找到適合自身行業的
Vivado中IP核被鎖定的解決辦法
當使用不同版本的Vivado打開工程時，IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
Vivado時序約束中invert參數的作用和應用場景
在Vivado的時序約束中，-invert是用于控制信號極性的特殊參數，應用于時鐘約束（Clock Constraints）和延遲約束（Delay Constraints）中，用于指定信號的有效邊沿或邏輯極性。
vivado的hardware manager找不到HummingBird Evaluation kit，是什么原因？
購買了HummingBird Evaluation kit，按照書本的指示，
（1）連接FPGA JTAG
（2）連接電源，并上電
（3）打開vivado，并進入Hardware manager，發現沒有找到HummingBird Evaluation kit
可能的原因
發表于 11-05 07:11
Hbirdv2在vivado2018.3上的仿真工作
=hbird-e200 CORE=e203 DOWNLOAD=itcm USE_NANO=1 NANO_PFLOAT=0（注意：DOWNLOAD=itcm必須改為itcm，因為在vivado中仿真時我們
發表于 10-31 08:43
在VIVADO中對NICE進行波形仿真的小問題的解決
https://www.rvmcu.com/community-topic-id-386.html
以上鏈接為如何生成.verilog，并在VIVADO中生成波形的例子。我們在實踐過程中，發現了兩個
發表于 10-27 06:41
vcs和vivado聯合仿真
文檔中明確描述vivado2021.2版本對應VCS的版本是2020.12，由于license問題所以選擇vcs2018的版本；雖然目前與官方的版本不匹配，但是不影響正常使用；
使用tcl界面
發表于 10-24 07:28
如何在vivado上基于二進制碼對指令運行狀態進行判斷
vivado仿真運行判斷狀態是否正確。
獲取二進制代碼
在Nucleistudio中打開相關項目的Properties，按路徑打開C/C++ Build ->setting，找到
發表于 10-24 06:46
在vivado上基于二進制碼對指令運行狀態進行判斷
vivado仿真運行判斷狀態是否正確。
獲取二進制代碼
在Nucleistudio中打開相關項目的Properties，按路徑打開C/C++ Build ->setting，找到
發表于 10-24 06:31
rt_object_get_information獲取到的鏈表為空怎么解決？
rtt啟動過程，在初始化堆的時候，進入rt_object_init，調用rt_object_get_information獲取到的鏈表為空，導致系統起不來。
發表于 10-11 11:44
vivado仿真時GSR信號的影響
利用vivado進行設計xilinx FPGA時，寫完設計代碼和仿真代碼后，點擊run simulation（啟動modelsim進行仿真）。
Vivado無法選中開發板的常見原因及解決方法
對應的器件信息和約束文件（XDC），大大簡化工程初始化流程。然而，在某些情況下，我們可能會發現 Vivado 的界面中無法選中目標開發板，導致只能手動選擇器件。那么，遇到這種情況該如何處理呢？
\"module object has no attribute load\"這個怎么解決？
\"module object has no attribute load\"這個怎么解決
發表于 06-19 07:03
如何使用One Spin檢查AMD Vivado Design Suite Synth的結果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果（以 Vivado 2024.2 為例）。
工商網監
評論