国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

高速鏈路時鐘抖動規范基礎知識

電子設計 ? 來源:網友電子設計發布 ? 作者:網友電子設計發布 ? 2021-11-22 15:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:John Johnson,德州儀器

本文介紹時鐘抖動對高速鏈路性能的影響。我們將重點介紹抖動預算基礎。

用于在更遠距離對日益增長的海量數據進行傳輸的一些標準不斷出現。來自各行業的工程師們組成了各種委員會和標準機構,根據其開發標準的目標(數據吞吐量和通信距離)確定抖動預算;同時還要考慮到組成通信鏈路的模塊的局限性。

pYYBAGGKc2uAEX5GAABqy1wyoNo165.png

圖 1 通信鏈路—抖動組件

圖 1 顯示了集成有一個嵌入式時鐘的典型高速通信鏈路。每個子系統(時鐘、發送器、通道和接收機)都會對整體抖動預算的增加產生影響。子系統抖動包括一個決定性 (DJ) 組件和一個隨機組件 (RJ),如圖 1 所示。為了實現可接受的通信效果,必須滿足下列條件:

poYBAGGKc26AEUq4AAAFxHyIi_0778.png 方程式 1

其中:TJSYS 是總抖動,而 1UI 為1個單位時間間隔(1 比特時間)

總抖動 (TJ) 包括每個子系統決定性抖動和隨機抖動的和。由于隨機抖動自身的屬性,進行這種求和時需要特別注意。隨機抖動呈現高斯(隨機)分布,并且無邊界。因此,隨機抖動可表示為一個 RMS 值,并且在規定測量/整合帶寬范圍內對其進行估算。例如,圖 1 所示接收機的抖動測量帶寬便為 f2 - f1(參見圖 2)。這是因為接收機鎖相環路 (PLL) 追蹤 f1 以下的抖動(從而排斥它),而發射 PLL 的頻率上限為 f2。從接收機的角度來看,使鏈路性能降低的隨機抖動降至這些限制之間。

pYYBAGGKc3GAfx2GAACCQ_fSkFw728.png

圖 2 高速通信鏈路—隨機抖動測量帶寬

由于隨機抖動是隨機過程產生的結果,系統總隨機抖動的計算需要進行方和根 (RSS) 計算,如方程式2所示:

poYBAGGKc3SAfP72AAAHaCjAS1I601.png

方程式 2

決定性抖動源和的計算很簡單:

pYYBAGGKc3eAM8SqAAAGOJyHLcQ677.png 方程式 3

最后,可對系統總抖動進行估算,由此可以實現鏈路預算;但是,還需要做更多的工作。這種計算涉及統計數學。需要用到一種被稱之為 Q 因數的參數(參見表 1)。Q 因數的大小具體取決于誤碼率 (BER),同時還要根據鏈路性能/可靠性目標來選擇。由于隨機抖動的無邊界屬性,(最終)會出現誤碼。例如,10-8 的 BER 意味著,每發送 100,000,000 比特便會有一個比特被錯誤解釋。現代的通信系統通常會要求一個達到或者超過 10-12 以上的 BER。

系統總抖動(以及鏈路預算)可使用方程式 4 計算得到:

poYBAGGKc3mAL-HxAAAIk96MorI556.png 方程式 4

例如,10-14 的 BER 時,總抖動為:

poYBAGGKc3yAWxA-AAAII3DhBHA153.png 方程式 5

本文討論了構成總抖動預算的一些參數。下一次,我們將探討時鐘,并研究隨機抖動和相位噪聲之間的關系。

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 嵌入式
    +關注

    關注

    5198

    文章

    20442

    瀏覽量

    333979
  • 模擬
    +關注

    關注

    7

    文章

    1447

    瀏覽量

    85378
  • 時鐘
    +關注

    關注

    11

    文章

    1971

    瀏覽量

    134984
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    晶振的隨機抖動、確定性抖動與相位噪聲詳解

    晶振是電子系統的時鐘心臟,為CPU、FPGA、高速接口提供基準時序,而抖動(Jitter)是衡量晶振時鐘精度的核心指標——它指時鐘信號的實際
    的頭像 發表于 02-28 13:40 ?80次閱讀
    晶振的隨機<b class='flag-5'>抖動</b>、確定性<b class='flag-5'>抖動</b>與相位噪聲詳解

    LMK04000 系列時鐘抖動清理器:高精度時鐘解決方案深度剖析

    LMK04000 系列時鐘抖動清理器:高精度時鐘解決方案深度剖析 引言 在當今的電子系統中,高精度時鐘信號對于數據轉換器、無線基礎設施、網絡設備等眾多應用至關重要。
    的頭像 發表于 02-09 16:30 ?114次閱讀

    CDCLVD2106:高性能雙 1:6 低附加抖動 LVDS 時鐘緩沖器的深度解析

    CDCLVD2106:高性能雙 1:6 低附加抖動 LVDS 時鐘緩沖器的深度解析 在電子設計領域,時鐘緩沖器的性能對整個系統的穩定性和可靠性起著至關重要的作用。今天,我們就來深入探
    的頭像 發表于 02-09 11:35 ?192次閱讀

    LMK3H2104超低抖動時鐘發生器

    LMK3H2104超低抖動時鐘發生器LMK3H2104是德州儀器(TI)推出的高性能低抖動時鐘發生器/緩沖器/多路復用器,專為PCIe Gen1-7設計,具備4
    發表于 01-14 09:29

    SN65LVCP15:高速串行的理想選擇

    SN65LVCP15:高速串行的理想選擇 在電子設計領域,高速數據傳輸的需求日益增長,對于能夠可靠處理高速串行
    的頭像 發表于 12-25 14:30 ?239次閱讀

    LMK3H2108超低抖動時鐘發生器

    即可滿足 PCIe Gen1 到 Gen7 的抖動規范,適用于數據中心、服務器、存儲系統及工業高速的主
    發表于 11-11 09:10

    高速光模塊時鐘解決方案:YSO233UJ通過高基頻光刻工藝實現超低抖動與高頻率穩定性

    、1.6T、3.2T 光模塊 提供精準時鐘支持。它不僅優化了性能,更為新一代數據中心和超高速互聯奠定了堅實基礎。
    的頭像 發表于 10-29 17:31 ?819次閱讀
    <b class='flag-5'>高速</b>光模塊<b class='flag-5'>時鐘</b>解決方案:YSO233UJ通過高基頻光刻工藝實現超低<b class='flag-5'>抖動</b>與高頻率穩定性

    LMK03328 具有兩個獨立 PLL 的超低抖動時鐘發生器系列技術手冊

    多個時鐘,可降低BOM成本和板面積,并通過替代多個振蕩器和時鐘分配器件來提高可靠性。超低抖動可降低高速串行
    的頭像 發表于 09-14 09:37 ?1026次閱讀
    LMK03328 具有兩個獨立 PLL 的超低<b class='flag-5'>抖動</b><b class='flag-5'>時鐘</b>發生器系列技術手冊

    LMK03318 具有單 PLL 的超低抖動時鐘發生器系列技術手冊

    位串行接口和數字設備生成多個時鐘,從而降低BOM成本和電路板面積,并通過替代多個振蕩器和時鐘分配設備來提高可靠性。超低抖動可降低高速串行
    的頭像 發表于 09-13 17:35 ?1325次閱讀
    LMK03318 具有單 PLL 的超低<b class='flag-5'>抖動</b><b class='flag-5'>時鐘</b>發生器系列技術手冊

    ?LMK05028 低抖動雙通道網絡同步器時鐘芯片總結

    該LMK05028是一款高性能網絡同步器時鐘器件,可提供抖動清除、時鐘生成、高級時鐘監控和良好的無中斷開關性能,以滿足通信基礎設施和工業應用的嚴格時序要求。該器件的低
    的頭像 發表于 09-12 14:18 ?1051次閱讀
    ?LMK05028 低<b class='flag-5'>抖動</b>雙通道網絡同步器<b class='flag-5'>時鐘</b>芯片總結

    LMK05318 帶BAW的超低抖動單通道網絡同步器時鐘技術手冊

    該LMK05318是一款高性能網絡同步器時鐘器件,可提供抖動清除、時鐘生成、高級時鐘監控和卓越的無中斷開關性能,以滿足通信基礎設施和工業應用的嚴格時序要求。該器件的超低
    的頭像 發表于 09-12 13:49 ?920次閱讀
    LMK05318 帶BAW的超低<b class='flag-5'>抖動</b>單通道網絡同步器<b class='flag-5'>時鐘</b>技術手冊

    差分輸出 × 超低抖動:打造高速穩定的大型數據同步時脈

    設計) FCO-7L-UJ(關鍵頻率控制) 推薦典型應用情境 關鍵交換板卡: FCO-7L-UJ 搭配主控芯片,保障同步穩定運行。 NVMe服務器主板: FCO-5L-UJ 輸出精確低抖動
    發表于 07-16 11:32

    差分輸出VCXO:低抖動時鐘源助力光通信系統精密同步

    高速光通信系統中,時鐘信號的相位穩定性與輸出結構決定了整個的同步能力與數據可靠性。傳統的CMOS單端輸出振蕩器難以滿足SerDes、CDR、PAM4調制等對低
    的頭像 發表于 06-25 11:00 ?2131次閱讀
    差分輸出VCXO:低<b class='flag-5'>抖動</b><b class='flag-5'>時鐘</b>源助力光通信系統精密同步

    AD9547雙/四輸入網絡時鐘發生器/同步器技術手冊

    AD9547針對許多系統提供同步功能,包括同步光纖網絡(SONET/SDH)。該器件產生的輸出時鐘可以與兩差分或四單端外部輸入參考時鐘之一同步。數字鎖相環(PLL)可以降低與外部參
    的頭像 發表于 04-11 09:37 ?915次閱讀
    AD9547雙<b class='flag-5'>路</b>/四<b class='flag-5'>路</b>輸入網絡<b class='flag-5'>時鐘</b>發生器/同步器技術手冊

    HAC925QN以38fs超低抖動搶占時鐘芯片市場

    高速數字系統設計中,時鐘信號的純凈度與穩定性直接決定了系統的整體性能。抖動(Jitter)作為衡量時鐘質量的核心指標,往往成為工程師選型時的關鍵考量。面對國際大廠長期的技術壟斷,國產
    的頭像 發表于 03-06 11:54 ?1063次閱讀