對于寄存器，如果沒有明確指定其初始值，Vivado會根據其類型（FDCE/FDRE/FDPE/FDRE）設定合適的初始值。有些工程師喜歡使用復位信號，對所有的寄存器進行上電復位，使其在處理數據之前達到期望初始狀態。但這會有一個不利之處就是復位信號的扇出很大，從而消耗了大量的布線資源，甚至造成布線擁塞。那么能不能讓寄存器在上電之后不用通過復位就輸出期望值呢？答案是肯定的。

Xilinx也建議對于同步元件，最好設定其初始值。這里我們以最常用的寄存器為例。如果使用的是VHDL，可以采用下面的方法設定寄存器初始值，如下圖所示。

如果使用的是Verilog，可以采用下面的方法設定寄存器初始值，如下圖所示。

此外，對于Verilog，也可通過initial設定初始值，如下圖所示。

采用這種方法的好處是：綜合工具是支持的，這樣生成bit文件時這些初始值會被寫入配置文件中，上電即可生效，避免了使用復位造成的扇出過大；同時在仿真時，也能跟實際業務相匹配。 為了驗證這個方法是否生效，只需要打開綜合后的.dcp，找到相應的寄存器，在其Property窗口中查看屬性INIT的值，如下圖所示。

編輯：jq