采用串行技術進行高端系統設計已占很大比例。如圖1所示，在《EE Times》雜志最近開展的一次問卷調查中，有92%的受訪者表示，2006年已開始設計串行I/O系統，而在2005年從事串行設計的僅占64%。

串行技術在背板應用中的盛行，大大促進了這一比例的提高。隨著對系統吞吐量的要求日益提高，陳舊的并行背板技術已經被帶寬更高、信號完整性更好、電磁輻射 （EMI） 和功耗更低、PCB設計更為簡單的基于SerDes技術的背板子系統所代替。

諸如XAUI和千兆位以太網 （GbE） 等有助于簡化設計、實現互通性的標準串行協議的問世，進一步推動了串行技術在高端系統中的應用。此外，PCI工業計算機制造商協會 （PICMG） 制定的AdvancedTCA和MicroTCA等串行背板規格標準，也對串行技術的快速普及起到了重要作用。串行背板技術具有極大的優越性，不但被廣泛用于通信系統、計算機系統、存儲系統，還被應用到電視廣播系統、醫療系統、防御系統和工業/測試系統等。

圖1 設計串行I/O系統的工程師的比例

設計“頑癥”

盡管串行技術的應用已日益普遍，但許多設計挑戰依然橫亙在設計人員面前。背板子系統是整個系統的“心臟”，它必須能夠在板卡間提供可靠的信號傳輸。因此，在背板設計中，確保很高的信號完整性 （SI） 是首要任務。

另外，采用能夠以極低的誤碼率驅動背板的、基于SerDes技術的適當芯片集成電路 （IC） 也至關重要。在設計人員重復利用舊背板上的早期元件和設計規則的“早期系統升級”應用中，利用芯片元件來改善SI尤為重要。

開發串行背板協議和交換接口也是設計人員面臨的一個挑戰。大多數背板設計都利用了采用專有協議的早期專用集成電路 （ASIC） ，甚至一些比較新的背板設計也要求采用專有背板協議。因此，芯片解決方案必須十分靈活，能夠支持必要的定制化。雖然ASIC可以實現這一點，但是，ASIC通常成本高，而且存在風險，這是由于產品需求量/銷量不確定，可能產生設計缺陷，以及技術規格的更改等。

近來，基于現有標準的模塊化交換架構逐漸成為熱點技術。這種技術有助于縮短開發周期，但所采用的芯片解決方案必須支持標準協議，并且允許靈活地對最終產品進行獨具特色的定制。

當然，還有成本、功耗和上市時間等不可回避的挑戰。為了應對串行背板設計中的這一系列挑戰，Xilinx推出了Virtex?-5 LXT FPGA平臺和IP解決方案。

Xilinx串行背板解決方案

面向串行背板應用的Xilinx? Virtex-5 LXT FPGA的關鍵技術是嵌入式RocketIO? GTP低功耗串行收發器。最大的Virtex-5 LXT FPGA中最高可包含24個串行收發器；每個串行收發器的運行速率范圍均為100 Mbps至3.2 Gbps。結合可編程架構，該FPGA能夠以高達3.2 Gbps的速率，支持幾乎所有的串行協議，不論是專有協議，還是標準協議。

對串行背板應用而言，更重要的是內置信號調節特性，包括傳輸預加重和接收均衡技術。這些特性可以實現速率高達數千兆比特的遠距離（通常可達40英寸或更遠）信號傳輸。這兩種均衡方法都是通過增強高頻信號分量和衰減低頻信號分量，來最大限度地降低符號間干擾 （ISI） 的影響。區別在于，預加重是對線路驅動器輸出的發射信號執行的，而接收均衡則是對傳入IC封裝的接收信號執行的。預加重和均衡特性均可編程為不同狀態，以實現最優信號補償。

除了信號調節特性，這些串行接收器還具備其他對背板有用的特性，如可編程輸出擺幅 – 可以實現與多種其他基于電流型邏輯電路 （CML） 的器件連接；和內置交流耦合電容器 - 可簡化傳輸線路設計、降低ISI。

IP核

大多數串行背板應用依然采用專有協議。然而，最近的一些新設計已開始采用XAUI和GbE等標準化協議。這主要是因為：一方面這些標準日益成熟，另一方面基于這些協議的交換架構ASSP （專用標準產品） 也不斷涌現。利用ASSP實現交換應用可以大大縮短開發周期，但是，設計人員發現，必須通過提供增值功能 （主要是在線卡上） ，來實現產品差異化。

由于這些串行收發器是專為支持大多數串行背板標準協議而設計的，因此FPGA是進行定制的理想平臺。這個芯片器件集串行收發器、用于支持兼容標準的設計和各種增值功能的內部資源于一身。

為了幫助縮短設計周期，Xilinx推出了面向XAUI、GbE、SRIO和PCIe等主要串行I/O接口標準的模塊化IP核。為了確保互通性，這些IP核經過了一系列兼容性測試和獨立的第三方驗證。為了簡化“輕量級”串行協議設計， Xilinx還推出了Aurora協議 - 特別適用于要求最大限度地降低開銷、優化芯片資源利用率的比較簡單的設計。

表1 適用于串行背板的Xilinx IP解決方案

由于以太網和PCIe技術的應用范圍越來越廣，Virtex-5 LXT FPGA也實現了嵌入式三態以太網MAC和PCIe端點模塊。這些特性能夠幫助那些需要在控制板應用中實現接口的客戶節省大量FPGA資源。

除了串行和并行接口IP核，Xilinx還提供了更加完善的IP解決方案，以進一步縮短產品開發周期和上市時間。包括用于優化背板流量的流量管理器和允許板卡之間實現“多對多”連接功能的網格架構參考設計。此外，ChipScope? Pro串行I/O工具套件可以幫助設計人員快速設置和調試串行收發器，以及進行BERT測試。表1概括性地列出了Xilinx提供的適用于串行背板的IP解決方案。

應用示例

下面，舉例說明如何集成所有這些解決方案元件，打造一個適用于星形系統和網格系統的完善的串行背板結構接口FPGA。

星形背板拓撲應用

星形背板拓撲十分經濟，尤其是在包含大量板卡的系統中，因此，高端基礎設備往往采用星形拓撲。圖2所示為實現了基于FPGA的星形架構接口的10 GbE線卡示例。該FPGA例化了一個XAUI LogiCORE? IP核，并利用4個串行收發器連接至16通道XAUI交換架構卡。此外，該FPGA還具備一個LogiCORE SPI-4.2核，以連接至10 Gbps網絡處理單元。

圖2 10 GbE線卡中的星形架構I/F FPGA

在串行接口和并行接口之間的是流量管理器IP解決方案，它負責對傳入和傳出業務執行服務質量 （QoS） 相關功能。存儲器控制器負責控制主要用作數據包緩沖器的外部存儲器。這種架構的優越性包括：提高了SerDes和邏輯電路功能的集成度、借助IP解決方案加快了產品上市時間、同時實現客戶特定系統技術規范。還可提供穩定的SI和很低的SerDes功耗 （總功耗僅為400 mW左右） 等。客戶可以在低成本/低速度等級的XC5VLX50T器件上實現這一切。

網格架構

雖然大多數系統都采用星形拓撲，但一些小系統則需要采用網狀拓撲。例如，圖3所示的5插槽IP DSL接入多路復用器需要在4個24端口VDSL線卡和一個連接至城域以太網的10 GbE回程卡之間實現完全連接。每片板卡都利用1個Virtex-5 LXT器件和4個嵌入式串行收發器來實現4個獨立的網格架構物理層通道。這4個鏈路層基于Aurora協議，以3 Gbps左右的速率傳輸2.4 Gbps有效負載和編碼之類的其它開銷。

圖3 VDSL線卡中的網格架構I/F FPGA

Trunk卡和線卡分別采用了SPI-4.2和SPI-3 LogiCORE IP核，為網絡處理器提供了連接功能。網格架構參考設計和流量管理器解決方案為所有線卡提供了分布式交換和QoS功能。

線卡邏輯接口可以輕松地裝入到XC5VLX30T器件上，而trunk卡接口架構則可裝入到XC5VLX50T器件上。與星形系統示例類似，利用Virtex-5 LXT解決方案，可以提高集成度、縮短上市時間、優化系統特性、降低功耗和成本等。

結論

如今，串行背板技術已成為主流技術。隨著帶寬要求的與日俱增，將有越來越多的應用采用串行背板技術。同時，背板子系統對速率和協議的要求必然會越來越高，設計人員將面臨層出不窮的新挑戰。

然而，有了Xilinx Virtex-5 LXT FPGA和面向串行背板的現有 IP 解決方案，系統架構設計人員可以在升級早期系統和設計新的背板之間進行選擇。具有嵌入式SerDes的Virtex-5 LXT FPGA擁有旨在改善 SI 的關鍵特性，和實現高度可靠、面積與成本優化的設計所需的高度集成。

此外，Xilinx現有的IP解決方案有助于客戶縮短產品開發周期、加快產品上市。有了功能強大的芯片元件與IP核的雙劍合璧，Virtex-5解決方案堪稱應對最為艱巨的串行背板設計挑戰的理想平臺

編輯：jq