国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA之選擇多個jobs能加快實現速度么?

OpenFPGA ? 來源:未知 ? 作者:徐起 ? 2021-02-11 11:33 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在用Vivado對工程編譯時,會彈出下面的對話框:

備注:雖然FPGA不能叫編譯,但很多工程師為了方便起見,將綜合+實現+生成bit文件的過程統稱為編譯了,這種說法大家理解就好。

a9e61696-5841-11eb-8b86-12bb97331649.png

很多工程師都會選擇多個jobs進行編譯,以為這樣會更快一些,而且這個jobs的數量跟本地CPU的線程數是一致的,這就更加讓工程師們認為這個選項就是多線程編譯了。

但對Vivado更加熟悉的工程師,肯定會知道,Vivado中的多線程是通過tcl腳本去設置的,而且目前最大可使用的線程數是8個,那這個jobs跟多線程有什么關系呢?使用多個jobs能加快編譯速度么?

我們首先來看jobs的定義,在UG904中這樣寫道:

aa2656c0-5841-11eb-8b86-12bb97331649.png

因此,這個jobs是我們在同時有多個runs在跑的時候才起效的,如果只有一個Design run,那這個參數是不起效的。

對于多線程,在UG904中是這樣說的:

aab33568-5841-11eb-8b86-12bb97331649.png

Implementation過程,最多使用8個線程,在Windows上,默認是2線程;在Linux上,默認是8線程;我們可以通過tcl腳本改變線程數,使用方式為:

set_param general.maxThreads 8

也可以獲取當前使用的線程數:

get_param general.maxThreads

為了更直觀的體現jobs和threads的使用方式,下面進行慘無人道的試驗:

首先,處理器Intel的i7-8700k,6核12線程,下面記錄的時間僅是Implementation的時間,不包括Synthesis。

Test1為默認的2線程,最大jobs(12)的情況下,需要19min;

Test2把jobs降為1,線程還是2,仍然需要19min,說明在只有一個Design Run的時候,jobs的數量不影響編譯時間;

Test3是采用8線程,jobs跟Test1相同,都是12,此時需要17min,比默認的2線程快了2min;

Test4是在8線程的基礎上,把jobs降為1,此時還是17min,再次驗證了單個design run時,jobs的數量不影響編譯時間;

Test5是總共有6個Implementation的Design runs,采用8線程12jobs同時跑;

在下面這個圖中也可以看出來,此時CPU的利用率已經很高了。

ab6239aa-5841-11eb-8b86-12bb97331649.png

Test6也是6個Implementation的Design runs,8線程,但jobs設置為1,此時可以看出,只有一個design run在跑,其他都在等待中,要等這個前一個跑完后,后面的才會開始。

Test112219min

Test21219min

Test312817min

Test41817min

Test512838min

Test618120min

Numjobsthreadstime

從上面的試驗,我們可以總結如下:

對于單個design run,jobs的數量不影響編譯速度;

在Windows上,默認的線程數是2,我們可以通過tcl來改變線程數,但每打開工程后都要重新設置一下,多線程會使綜合實現的時間縮短,但效果并不是很明顯;網上有個工程師說本來2線程1小時編譯完的工程,用了8線程后,編譯時間為50分鐘;

在多個design runs時,jobs的數量是當前可以同時運行的design run的個數。

原文標題:Vivado中jobs和threads的區別?選擇多個jobs能加快實現速度么?

文章出處:【微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22412

    瀏覽量

    636421
  • 編譯
    +關注

    關注

    0

    文章

    694

    瀏覽量

    35168
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71126

原文標題:Vivado中jobs和threads的區別?選擇多個jobs能加快實現速度么?

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    為何選擇Altera FPGA實現傳感器接口

    面向多種實時邊緣應用場景,基于 FPGA 的傳感器解決方案正以卓越的可擴展性、后量子密碼 (PQC) 級安全及 AI 能力脫穎而出。
    的頭像 發表于 01-19 09:43 ?1617次閱讀
    為何<b class='flag-5'>選擇</b>Altera <b class='flag-5'>FPGA</b><b class='flag-5'>實現</b>傳感器接口

    【ALINX 教程】FPGA Multiboot 功能實現——基于 ALINX Artix US+ AXAU25 開發板

    教程目的 本教程介紹如何在 ?ALINX Artix US+ AXAU25 FPGA ?開發板上,通過? Multiboot ?實現多個 bitstream 的存儲與動態切換,并在配置失敗時自動回退
    的頭像 發表于 01-05 15:41 ?1235次閱讀
    【ALINX 教程】<b class='flag-5'>FPGA</b> Multiboot 功能<b class='flag-5'>實現</b>——基于 ALINX Artix US+ AXAU25 開發板

    把握FPGA增長浪潮:高增長垂直領域必然選擇

    的 193.4 億美元,復合年增長率(CAGR)高達 10.5%。FPGA 將在未來多個高增長行業垂直領域承擔起更重要的角色。
    的頭像 發表于 11-30 16:10 ?3274次閱讀
    把握<b class='flag-5'>FPGA</b>增長浪潮:高增長垂直領域必然<b class='flag-5'>選擇</b>

    Altera全新推出MAX 10 FPGA封裝新選擇

    Altera 全新推出 MAX 10 FPGA 封裝新選擇,采用可變間距球柵陣列 (VPBGA) 技術并已開始批量出貨,可為空間受限及 I/O 密集型應用的設計人員帶來關鍵技術優勢。
    的頭像 發表于 11-10 16:38 ?1852次閱讀
    Altera全新推出MAX 10 <b class='flag-5'>FPGA</b>封裝新<b class='flag-5'>選擇</b>

    如何為你的項目選擇合適的加速度計?

    在智能科技飛速發展的今天,從翱翔天空的飛行器到我們手中的智能設備,對運動的精準感知已成為關鍵。加速度計,作為測量加速度和振動的核心傳感器,其選型直接決定了項目的成敗。面對不同的技術類型,如何才能做出最明智的選擇?本文將帶您了解主
    的頭像 發表于 11-06 15:32 ?305次閱讀
    如何為你的項目<b class='flag-5'>選擇</b>合適的加<b class='flag-5'>速度</b>計?

    以太網通訊在FPGA上的實現

    一、介紹在本項目由于我們需要使用PC實時的向FPGA發送將要識別的圖片,所以我們最終選擇使用以太網來從PC向FPGA發送圖片并暫存在DDR中,下面是對以太網協議和硬件實現的一些介紹。
    發表于 10-30 07:45

    如何利用Verilog HDL在FPGA實現SRAM的讀寫測試

    本篇將詳細介紹如何利用Verilog HDL在FPGA實現SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點。在FPGA實現SRAM讀寫測試,包括設計SRA
    的頭像 發表于 10-22 17:21 ?4349次閱讀
    如何利用Verilog HDL在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實現</b>SRAM的讀寫測試

    基于FPGA實現FOC算法PWM模塊設計

    哈嘍,大家好,從今天開始正式帶領大家從零到一,在FPGA平臺上實現FOC算法,整個算法的框架如下圖所示,如果大家對算法的原理不是特別清楚的話,可以先去百度上學習一下,本教程著重介紹實現過程,弱化原理的介紹。那么本文將從PWM模塊
    的頭像 發表于 07-17 15:21 ?3501次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>實現</b>FOC算法<b class='flag-5'>之</b>PWM模塊設計

    基于FPGA的壓縮算法加速實現

    法的速度。我們將首先使用C語言進行代碼實現,然后在Vivado HLS中綜合實現,并最終在FPGA板(pynq-z2)上進行硬件實現,同時于
    的頭像 發表于 07-10 11:09 ?2398次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實現</b>

    請問在Windows10下可以安裝USB2.0驅動

    請問在Windows10下可以安裝USB2.0驅動?為什么HID的實例無法運行,且用燒錄程序后,這樣顯示,具體告知如何正確導入hid_kd程序,如何讓CY7C68013實現HID
    發表于 06-03 10:22

    FPGA從0到1學習資料集錦

    FPGA實現,使用非常靈活。而且在大容量的 FPGA 中還可以集成多個軟 core,實現多核并行處理。硬 core是在特定的
    發表于 05-13 15:41

    適用于Versal的AMD Vivado 加快FPGA開發完成Versal自適應SoC設計

    設計、編譯、交付,輕松搞定。更快更高效。 Vivado 設計套件提供經過優化的設計流程,讓傳統 FPGA 開發人員能夠加快完成 Versal 自適應 SoC 設計。 面向硬件開發人員的精簡設計流程
    的頭像 發表于 05-07 15:15 ?1332次閱讀
    適用于Versal的AMD Vivado  <b class='flag-5'>加快</b><b class='flag-5'>FPGA</b>開發完成Versal自適應SoC設計

    如何提高弧光保護裝置的動作速度

    ,提高故障判斷的速度和準確性。 提升硬件性能:選用響應速度更快的弧光傳感器,確保迅速感知弧光的產生并輸出信號;同時,配備高性能的主控單元和通信模塊,加快信號處理和傳輸
    發表于 05-06 10:09

    EM儲網關 ZWS智慧儲云應用(8) — 電站差異化支持

    面對不同項目、種類繁多的儲產品,如何在儲云平臺上進行電站差異化支持尤為關鍵,ZWS智慧儲云從多方面支持儲電站差異化。簡介隨著行業發展,市場“內卷”之下,各大儲
    的頭像 發表于 03-14 11:38 ?908次閱讀
    EM儲<b class='flag-5'>能</b>網關 ZWS智慧儲<b class='flag-5'>能</b>云應用(8) — 電站差異化支持

    揭秘安科瑞儲+并網逆流保護裝置選擇

    一、背景 在當今能源轉型的大背景下,儲技術與并網柜的應用日益廣泛。其儲產品和并網柜防逆流裝置備受關注。那么,究竟在實際應用中,應該選擇哪種設備來實現儲能與并網柜的高效配合呢?這需要
    的頭像 發表于 03-10 13:47 ?795次閱讀
    揭秘安科瑞儲<b class='flag-5'>能</b>+并網逆流保護裝置<b class='flag-5'>選擇</b>!