国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Vitis的使用教程

電子設計 ? 來源:IC學習者 ? 作者:IC學習者 ? 2022-07-25 18:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在學習ZYNQ嵌入式開發的過程中,正點原子的教程是采用SDK,而我下載的vivado2020.1已經變成了vitis,所以寫一這篇博客,方便后續查閱。

找到vitis
vivado->tools->launch vitis ide

pIYBAGAKRmuAPYuaAAC7xXV6UIQ457.png

如果打開失敗,說明沒有安裝vitis,先進行安裝

安裝vitis
vivado->help->Add Design Tools or Devices…

o4YBAGAKRqqAUoshAACN27nz8hY767.png

退出殺軟來加速安裝,下一步,登錄,

o4YBAGAKRuiAFRuMAABFAxyZecw400.png

建議點擊preference,關閉optimize disk usage,否則安裝結束后可能會卡在optimize disk usage上。有人優化了一晚上沒結束,不得已重裝。我晚上打開安裝程序,第二天發現電腦已經睡眠了,程序卡在optimize disk usage上,等了半上午,快失去耐心得時候安裝完成了。

pIYBAGAKRyeABj86AABrCdeXUHo986.png

pIYBAGAKR2WAVWCEAADaQF-0tjI110.png

我已經安裝完成了,所以是灰色狀態。

創建platform工程
vivado->tools->launch vitis ide

選擇工作路徑

pIYBAGAKR7aAC6wYAABuSs1FsJo920.png

先創建一個 platform project,填寫工程名

o4YBAGAKR_SAI8hgAADO_mgfFTw764.png

選擇xsa文件路徑

pIYBAGAKSDOAeaoZAADMGLf2COQ955.png

創建application工程
新建一個應用工程

pIYBAGAKSHmASDaOAALHAEaqtFY100.png

選擇剛剛創建的平臺

o4YBAGAKSL-APU53AAErWI1I-cc020.png

填寫應用工程名

o4YBAGAKSQaAFUyzAADw7pivg1E891.png

默認、

pIYBAGAKSXeACPidAAC-VJnlQUM467.png

選擇空白C工程

o4YBAGAKSeWALOKpAADnfrEDK-4305.png

結束工程創建

o4YBAGAKSiWAejD2AAKFaU31P5g286.png

找例程
explorer->platform工程名->platform.spr->board support package
board support package點擊一次顯示

pIYBAGAKSmeASRGuAAK055P66C4625.png

board support package再點擊一次,并拖動滾動條找到GPIO部分

o4YBAGAKSriANFswAAHDpJsVcDQ722.png

可以查看文檔documentation,也可以加載例程
點擊 Documentation 將在瀏覽器窗口打開 GPIO 的 API 文檔,里面有關于 GPIO 的詳細信息

o4YBAGAKSvuARu93AAIVGT5f9GA146.png

點擊 Import Examples,會彈出下圖所示的導入示例界面

o4YBAGAKS22AciRsAACbFDHZzE4838.png

這兩個示例的介紹可以在剛才打開的 API 文檔中看到。
xgpiops_intr_example.c 包含有關如何直接使用 XGpiops 驅動程序的示例。此示例顯示了中斷模式下驅動程序的用法,并使用 GPIO 的中斷功能檢測按鈕事件,根據輸入控制 LED 輸出。
xgpiops_polled_example.c同樣包含有關如何直接使用 XGpiops 驅動程序的示例。此示例提供了用于讀取/寫入各個引腳的 API 的用法。
選擇 xgpiops_polled_example 示例

在 Project Explorer 中,新增了 pio_mio_bsp_xgpiops_polled_example_1 目錄,我們打開其 src 目錄下的 xgpiops_polled_example.c 文件。

pIYBAGAKS-CAWvJlAANaAyQQYl0058.png

代碼沒看懂,先放放,刪了,寫其他的吧。

o4YBAGAKTDGALWeUAANoX9OEL30144.png

刪除應用工程,連本地文件一起刪除

之前寫了一半,但是突然有感覺了,就只顧著寫代碼了,教程沒有寫完。第二天接著前面的進度寫了,工程名不太一樣,但過程都是一樣的。

編寫源碼
src右鍵,新建文件

o4YBAGAKTHCAYYgWAACWtEG4Nss381.png

文件名main.c

pIYBAGAKTLCAE1VlAACllC_F6ek204.png

寫代碼,我直接粘貼現成的代碼了

o4YBAGAKTPCATrovAAIz7Ybtkfk188.png

編譯工程,點擊一下應用工程名
再點擊Project->build project

pIYBAGAKTTmAXx2tAADAomIDjRI262.png

等右下角進度條跑完,build finished

pIYBAGAKTXiAfqZCAADy5-Q926U224.png

下載程序
如果使用到了PL資源,需要加載比特流,反之不用。
因為本次實驗使用了 PL 內的資源,因此我們在下載軟件編譯生成的 elf 文件之前,需要先下載硬件設計過程中生成的 bitstream 文件,對 PL 部分進行配置。
點擊“ Xilinx-> Program FPGA

pIYBAGAKTbaAQShpAADasHih7Qw206.png

點擊右下角的“Program”

一段進度條過去了

配置 PL 完成后, 接下來我們要下載軟件程序。在應用工程 上右擊,選擇“Run As->launch hardware

一段進度條過去了

程序就已經運行了,可以從串口的打印結果上看到。

pIYBAGAKTfSAaKNKAABi-05q_qE398.png

沒了

插入一下,串口界面可以在windows->show view
搜索terminal

pIYBAGAKTjSAcBHjAABeU7VjwP0088.png

單機右上角+連接相應串口

pIYBAGAKTnmACwn4AAB1AnKU_Ic900.png

參考文獻

正點原子ZYNQ嵌入式開發

Xilinx vitis學習教程:ZYNQ之Hello world(1)

審核編輯 黃昊宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 教程
    +關注

    關注

    25

    文章

    265

    瀏覽量

    55012
  • Vitis
    +關注

    關注

    0

    文章

    157

    瀏覽量

    8350
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Vivado+Vitis將程序固化的Flash的操作流程

    ZYNQ 的程序固化是指將程序代碼永久存儲到非易失性存儲器中,使系統上電后能自動加載運行的過程。主要固化方式:QSPI Flash固化:常用方式,容量小,如啟動代碼、FPGA 配置。NAND Flash固化:適合大容量程序存儲,如文件系統。SD卡固化:方便更新,適合開發階段。
    的頭像 發表于 01-20 16:17 ?374次閱讀
    Vivado+<b class='flag-5'>Vitis</b>將程序固化的Flash的操作流程

    基于Vitis Model Composer完成全流程AI Engine開發

    基于Vitis Model Composer進行AI Engine(AIE)開發,核心優勢體現在AIE專屬優化、開發流程簡化、靈活的適配性、高效驗證及量產適配等方面。
    的頭像 發表于 12-31 11:20 ?6036次閱讀
    基于<b class='flag-5'>Vitis</b> Model Composer完成全流程AI Engine開發

    全新AMD Vitis統一軟件平臺2025.2版本發布

    AMD Vitis統一軟件平臺 2025.2 版現已推出,此版本為使用 AMD Versal AI Engine 的高性能 DSP 應用提供了更出色的設計環境,還增強了仿真功能以加快復雜設計。
    的頭像 發表于 12-12 15:06 ?654次閱讀

    如何在AMD Vitis Unified IDE中使用系統設備樹

    您將在這篇博客中了解系統設備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護來自 XSA 的硬件元數據。本文還講述了如何對 SDT 進行操作,以便在 Vitis Unified IDE 中實現更靈活的使用場景。
    的頭像 發表于 11-18 11:13 ?3118次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系統設備樹

    同系列性能更強!面向高性能 AI 應用,AXU2CGB-I 有何亮點?

    Cortex-A53 + 雙核 Cortex-R5 處理器與強大的 FPGA 可編程邏輯資源,為高端應用提供堅實算力基礎。 ? 板卡支持? Xilinx Vitis-AI DPU ,適配 Vitis 2020.1 與 Petalinux 5.4.0,官方提供完整開發資
    的頭像 發表于 11-12 16:56 ?1401次閱讀
    同系列性能更強!面向高性能 AI 應用,AXU2CGB-I 有何亮點?

    AMD Vitis AI 5.1測試版現已開放下載

    AMD Vitis AI 5.1全新發布——新增了對 AMD Versal AI Edge 系列神經網絡處理單元( NPU )的支持。Vitis AI 包含優化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現可擴展的高性能推理。
    的頭像 發表于 11-08 09:24 ?1309次閱讀

    AMD Vitis AI 5.1測試版發布

    AMD Vitis AI 5.1全新發布——新增了對 AMD Versal AI Edge 系列神經網絡處理單元 (NPU) 的支持。Vitis AI 包含優化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現可擴展的高性能推理。
    的頭像 發表于 10-31 12:46 ?796次閱讀

    如何在應用程序調試期間分析棧和堆使用情況

    隨著 AMD Vitis 統一軟件平臺 2021.2 的發布,Vitis 引入了一個 Tcl 腳本,用于在應用程序運行的特定時間點協助查找棧和堆的內存使用情況。該腳本已延續到后續的 Vitis 版本
    的頭像 發表于 10-24 16:54 ?895次閱讀
    如何在應用程序調試期間分析棧和堆使用情況

    如何在AMD Vitis Unified 2024.2中連接到QEMU

    在本篇文章我們將學習如何在 AMD Vitis Unified 2024.2 中連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設置和使用 QEMU + 協同仿真,請參閱開發者分享|在 AMD Versal 自適應 SoC 上使用簡單的 QEMU + 協同仿真示例。
    的頭像 發表于 08-06 17:24 ?1814次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified 2024.2中連接到QEMU

    如何在Unified IDE中創建視覺庫HLS組件

    最近我們分享了開發者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統 IDE)和開發者分享|AMD Vitis HLS 系列 2:AMD
    的頭像 發表于 07-02 10:55 ?1442次閱讀
    如何在Unified IDE中創建視覺庫HLS組件

    全新AMD Vitis統一軟件平臺2025.1版本發布

    全新 AMD Vitis 統一軟件平臺 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應用提供了改進后的設計環境。
    的頭像 發表于 06-24 11:44 ?1758次閱讀

    使用AMD Vitis Unified IDE創建HLS組件

    這篇文章在開發者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統 IDE) 的基礎上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統版本的
    的頭像 發表于 06-20 10:06 ?2337次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創建HLS組件

    如何使用AMD Vitis HLS創建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創建一個 HLS IP,通過 AXI4 接口從存儲器讀取數據、執行簡單的數學運算,然后將數據寫回存儲器。接著會在 AMD Vivado Design Suite 設計中使用此 HLS IP,并使用嵌入式 Vitis
    的頭像 發表于 06-13 09:50 ?1876次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創建HLS IP

    正點原子Z15I ZYNQ 開發板資料發布!板載PCIe2.0、SPFx2、MIPI CSI等接口,資料豐富!

    USB2.0 Host接口和RGB LCD接口等外設。開發板提供了豐富的開發文檔和軟件資源,涉及FPGA開發、Vitis開發、Linux系統開發和PCle開發! 一、資料下載 正點原子Z15I
    發表于 05-30 16:59

    正點原子Z20 ZYNQ 開發板發布!板載FMC LPC、LVDS LCD和WIFI&amp;藍牙等接口,資料豐富!

    接口等外設。開發板提供了豐富的開發文檔和軟件資源,涉及FPGA開發、Vitis開發、Linux系統開發和Qt開發! 一、資料下載 正點原子Z20 ZYNQ開發板/核心板:http
    發表于 05-30 16:55