7系列FPGADSP48E1片的特點是

?具有D寄存器的25位預加器，以增強A路徑的能力

?INMODE控件支持在乘法(A*B)和加法操作(A:B)之間動態切換的平衡流水

?25*18乘法

?30位的輸入，其下25位為乘法器的A輸入，整個30位的輸入形成48位A:B的上30位串聯內部總線。

?級聯A和B輸入

?直接路徑和級聯路徑之間的半獨立可選pipelining

?獨立的時鐘支持兩層的A和B輸入寄存器

?獨立的C輸入和C寄存器，具有獨立的復位和時鐘啟用。

?CARRYCASCIN和CARRYCASCOUT內部級聯信號支持兩個DSP48E1片中的96位累加器/加法器/減法器

?MULTSIGNIN和MULTSIGNOUT內部級聯信號與特殊的OPMODE設置，以支持一個96位的MACC擴展

?單指令多數據(SIMD)模式的三輸入加法器/減法器，在第一階段排除了乘數的使用

?雙24位SIMD加法器/減法器/累加器，具有兩個獨立的結轉信號

?四路12位SIMD加法器/減法器/累加器，有四個獨立的輸出信號

?48位邏輯單元

?位邏輯操作-雙輸入AND,OR,NOT,NAND,NOR,XOR,XNOR

?邏輯單元模式可通過ALUMODE動態選擇

?模式檢測器

?溢出/下溢的支持

?收斂舍入支持

?終端計數檢測支持和自動復位

?級聯48位P總線支持內部低功耗加法器級聯

?48位P總線允許12位/4位或24位/雙SIMD加法器級聯支持

?可選17位右移，使更廣泛的乘數實現

?動態用戶控制的操作模式

?7位OPMODE控制總線提供X、Y和Z多路選擇信號

?Carryin第二階段加法器

?支持舍入

?支持更廣泛的增加/減少

?3位CARRYINSEL多路復用器

?Carryout第二階段加法器

?支持更廣泛的增加/減少

?每個SIMD加法器可用(最多4個)

?級聯CARRYCASCOUT和MULTSIGNOUT允許MACC擴展到96位

?可選的輸入、流水線和輸出/累加寄存器

可選控制信號寄存器(OPMODE、ALUMODE和CARRYINSEL)

?獨立的時鐘啟用和重置更大的靈活性，重置具有優先級。

?為了在第一階段的乘法器不使用時節省電力，USE_MULT屬性允許客戶關閉內部乘法器邏輯。

每個DSP48E1片都有一個雙輸入乘法器和一個三輸入加法器/減法器/累加器。DSP48E1乘法器具有非對稱的輸入，接受18位2的補數操作數和25位2的補數操作數。乘法器階段以兩個部分乘積的形式產生一個43位2的補碼結果。這些部分積在X多路復用器和Y多路復用器中被符號擴展到48位，并被輸入到三輸入加法器中進行最終求和。這將產生一個43位的乘法輸出，它已經被簽名擴展到48位。因此，當乘法器被使用時，加法器有效地變成一個雙輸入加法器。

第二階段加法器/減法器接受三個48位的補數操作數，并產生一個48位的補數操作數，當乘法器通過設置USE_MULT屬性為NONE并使用適當的OPMODE設置來繞過該乘法器時，得到2的補數結果。在SIMD模式下，48位加法器/減法器也支持雙24位或雙12位SIMD算術運算。在這種配置中，動態ALUMODE控制信號也支持對兩個48位二進制數的按位邏輯操作。

在DSP48E1列中，級聯各個DSP48E1片可以支持更高級的DSP功能。兩個數據路徑(ACOUT和BCOUT)和DSP48E1片輸出(PCOUT、MULTSIGNOUT和CARRYCASCOUT)提供級聯功能。級聯數據路徑的能力在過濾器設計中很有用。例如，有限脈沖響應(FIR)濾波器的設計可以使用級聯輸入來安排一系列的輸入數據樣本，使用級聯輸出來安排一系列的部分輸出結果。級聯的能力提供了高性能和低功耗的DSP濾波器功能的實現，因為一般的路由在fabric中沒有使用。

C輸入端口允許形成許多3-輸入數學函數，如3-輸入加法或2-輸入加法乘法。這個函數的一個子集是對乘法趨近于零或無窮大的對稱舍入的寶貴支持。C輸入和模式檢測器也支持收斂舍入。

對于多精度算法，DSP48E1片提供了17的右移。因此，一個DSP48E1切片的部分積可以右對齊并添加到相鄰DSP48E1切片中計算的下一個部分積。使用這種技術，DSP48E1片可以用來構建更大的乘數。

可編程的輸入操作數、中間結果和累加器輸出流水線提高了吞吐量。48位的內部總線(PCOUT/PCIN)允許將DSP片聚合到單個列中。當跨越多個列時，需要使用Fabric邏輯。

DSP48E1片輸出處的Thepatterndetector模式檢測器支持收斂舍入、溢出/下溢、塊浮點和累加器終端計數(計數器自動復位)。模式檢測器可以檢測DSP48E1片的輸出是否符合模式(由掩碼限定)。

DSP48E1Tile和互連

兩個DSP48E1片和專用互連形成一個DSP48E1Tile(參見圖2-3)。DSP48E1Tile垂直地堆疊在DSP48E1列中。DSP48E1Tile的高度與五個可配置邏輯塊(CLBs)相同，并且與一個塊RAM的高度匹配。7系列設備中的塊RAM可分為兩個18K塊RAM。每個DSP48E1片與一個18K塊RAM水平對齊。7系列設備最多有20個DSP48E1列。