繼SK海力士日前宣布在M14和建設中的M16工廠均引入EUV光刻機后,三星也坐不住了。
按照三星的說法,自2014年以來,EUV光刻參與的晶圓超過了400萬片,公司積累了豐富的經驗,也比其它廠商掌握更多訣竅,領先對手1到2年。
據悉,三星的1z nm DRAM第三代內存已經用上了一層EUV,第四代1a nm將增加到4層。EUV光刻機的參與可以減少多重曝光工藝,提供工藝精度,從而可以減少生產時間、降低成本,并提高性能。
盡管SK海力士、美光等也在嘗試EUV,但層數過少對效率提升并不明顯,也就是單位成本高,畢竟EUV光刻機買一臺要10億元。三星這方面倒是有優勢,因為自己還有晶圓廠,“東方不亮西方亮”光刻機的利用率很高。
責編AJX
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
三星電子
+關注
關注
34文章
15894瀏覽量
183113 -
晶圓
+關注
關注
53文章
5410瀏覽量
132289 -
EUV光刻機
+關注
關注
2文章
129瀏覽量
15845
發布評論請先 登錄
相關推薦
熱點推薦
三星公布首批2納米芯片性能數據
三星公布了即將推出的首代2nm芯片性能數據;據悉,2nm工藝采用的是全柵極環繞(GAA)晶體管技術,相比第二代3nm工藝,性能提升5%,功耗
【新啟航】玻璃晶圓 TTV 厚度在光刻工藝中的反饋控制優化研究
一、引言
玻璃晶圓在半導體制造、微流控芯片等領域應用廣泛,光刻工藝作為決定器件圖案精度與性能的關鍵環節,對玻璃晶圓的質量要求極為嚴苛 。總厚度偏差(TTV)是衡量玻璃晶圓質量的重要指標,其厚度
白光干涉儀在EUV光刻后的3D輪廓測量
EUV(極紫外)光刻技術憑借 13.5nm 的短波長,成為 7nm 及以下節點集成電路制造的核心工藝,其光刻后形成的三維圖形(如鰭片、柵極、
EUV光刻膠材料取得重要進展
電子發燒友網綜合報道 隨著集成電路工藝的不斷突破, 當制程節點持續向7nm及以下邁進,傳統的光刻技術已難以滿足高精度、高密度的制造需求,此時,波長13.5nm的極紫外(EUV)光刻技術
3D 共聚焦顯微鏡 | 芯片制造光刻工藝的表征應用
光刻工藝是芯片制造的關鍵步驟,其精度直接決定集成電路的性能與良率。隨著制程邁向3nm及以下,光刻膠圖案三維結構和層間對準精度的控制要求達納米級,傳統檢測手段難滿足需求。光子灣3D共聚焦
光刻工藝中的顯影技術
一、光刻工藝概述 光刻工藝是半導體制造的核心技術,通過光刻膠在特殊波長光線或者電子束下發生化學變化,再經過曝光、顯影、刻蝕等工藝過程,將設計在掩膜上的圖形轉移到襯底上,是現代半導體、微
回收三星S21指紋排線 適用于三星系列指紋模組
深圳帝歐電子回收三星S21指紋排線,收購適用于三星S21指紋模組。回收三星指紋排線,收購三星指紋排線,全國高價回收三星指紋排線,專業求購指紋
發表于 05-19 10:05
今日看點丨美國宣布:征收高達3403%關稅!;傳三星停產DDR4
改進EUV光刻制造技術。與此同時,三星還獲得了High-NA EUV光刻設備技術的優先權。 ? 據外媒報道,ASML現在似乎放棄了與
發表于 04-22 11:06
?1512次閱讀
三星在4nm邏輯芯片上實現40%以上的測試良率
三星電子在 HBM3 時期遭遇了重大挫折,將 70% 的 HBM 內存市場份額拱手送給主要競爭對手 SK 海力士,更是近年來首度讓出了第一大 DRAM 原廠的寶座。這迫使三星在 HBM4 上采用
發表于 04-18 10:52
千億美元打水漂,傳三星取消1.4nm晶圓代工工藝
次公開了?SF1.4(1.4nm?級別)工藝,原預計?2027?年實現量產。按照三星當時的說法,SF1.4?將納米片的數量從?3?個增加到?4?個,有望顯著改善芯片在性能和功耗方面的表現。? ?
千億美元打水漂,傳三星取消1.4nm晶圓代工工藝?
次公開了 SF1.4(1.4nm 級別)工藝,原預計 2027 年實現量產。按照三星當時的說法,SF1.4 將納米片的數量從 3 個增加到 4 個,有望顯著改善芯片在性能和功耗方面的表現。? ?
曝三星已量產第四代4nm芯片
據外媒曝料稱三星已量產第四代4nm芯片。報道中稱三星自從2021年首次量產4nm芯片以來,每年都在改進技術。三星現在使用的是其最新的第四代4nm工藝節點(SF4X)進行大規模生產。第四
三星部署擴展EUV光刻工藝,爭取提高性能
評論