相比T拓?fù)洌琭ly-by在傳輸較高速率信號(hào)時(shí)更占優(yōu)勢(shì)一些,當(dāng)然fly-by也并不就是完美的,它自身也存在很多缺陷,例如使用fly-by,負(fù)載之間有延時(shí)差,導(dǎo)致信號(hào)不能同時(shí)到達(dá)接收端。為解決這個(gè)問(wèn)題,DDR3引入了read and write leveling,但是fly-by由于分支結(jié)構(gòu)的存在,通道本身就存在一些缺點(diǎn)。例如:通道阻抗不連續(xù);容性突變對(duì)時(shí)序的影響等等。下面就來(lái)詳細(xì)的分析一下。
分支處阻抗的不連續(xù)程度受stub長(zhǎng)度影響
信號(hào)通道中只要有分叉就會(huì)存在阻抗的不連續(xù),fly-by結(jié)構(gòu)處處是分叉,阻抗不連續(xù)問(wèn)題就很突出,到底這種阻抗不連續(xù)到了什么程度呢?下面就通過(guò)仿真實(shí)例來(lái)看看。在仿真軟件中搭建如下拓?fù)浣Y(jié)構(gòu),掃描通道S參數(shù),再利用S參數(shù)反推出各個(gè)節(jié)點(diǎn)的阻抗。

圖1
起初,我們將Stub長(zhǎng)度都設(shè)定為100mil,掃描通道,得到通道的阻抗曲線如下

圖2
由上圖2可知,通道中有四次阻抗跌落,這些跌落分別對(duì)應(yīng)該傳輸線的四個(gè)分支。Stub的長(zhǎng)度與阻抗跌落的程度是否呈正相關(guān)呢?為簡(jiǎn)化分析過(guò)程,我們只允許通道中有一個(gè)Stub,掃描Stub長(zhǎng)度,看看阻抗的變化趨勢(shì)

圖3
仿真的結(jié)果如下圖4所示。

圖4
上圖的結(jié)構(gòu)是不是很容易讓我們聯(lián)想到過(guò)孔的Stub,沒(méi)錯(cuò),傳輸線上的Stub和過(guò)孔的Stub效應(yīng)差不多,只不過(guò)我們?cè)诜抡孢^(guò)孔的時(shí)候,一般會(huì)選擇三維建模,而且,過(guò)孔還考慮了焊盤的效應(yīng)。
由圖4的三個(gè)波形曲線可知,Stub越長(zhǎng),阻抗掉的越低。為什么會(huì)這樣?傳輸線瞬態(tài)阻抗計(jì)算公式為Z=√(L/C)。就是信號(hào)感知的電感與電容的比值再開根號(hào)。因?yàn)榉植嫣幍膫鬏斁€與主線之間是并聯(lián)關(guān)系,Stub就像并聯(lián)在傳輸線上的小電容,Stub越長(zhǎng),電容量越大,阻抗也就越低。當(dāng)然,fly-by結(jié)構(gòu)的分支較多,每個(gè)分叉處都存在阻抗不連續(xù),信號(hào)會(huì)在Stub之間來(lái)回反射,如圖5所示,所以分析起來(lái)比較復(fù)雜。

圖5
像這種復(fù)雜的反射,只能借助仿真軟件去評(píng)估它對(duì)信號(hào)的影響程度。為了解決這個(gè)問(wèn)題,工程上一般會(huì)選擇在主通道末端接上上拉電阻。但是,末端端接只能解決末端反射問(wèn)題,對(duì)于分支上的反射是不能完全消除的。
Stub電容效應(yīng)對(duì)傳輸延時(shí)的影響
我們知道,連接在通道中途的短樁線和主通道是并聯(lián)關(guān)系,而這些短樁線本身是有電容的,這就意味著這些小樁線相當(dāng)于一個(gè)個(gè)的小電容并聯(lián)在傳輸線中。由電容的頻率響應(yīng)曲線可知,電容對(duì)信號(hào)中的高頻分量的阻抗是很低的,也就是說(shuō)信號(hào)中的高頻分量會(huì)因?yàn)橥ǖ乐胁⒙?lián)的小電容被過(guò)濾掉。高頻分量的損失會(huì)導(dǎo)致信號(hào)的上升時(shí)間的變緩。到底是不是這樣呢?
搭建如下拓?fù)洌聢D兩個(gè)通道的長(zhǎng)度是完全一致的。驅(qū)動(dòng)端阻抗與傳輸線阻抗相匹配,在驅(qū)動(dòng)端加載一個(gè)上升沿為1ns的激勵(lì)。

圖7
和我們推測(cè)的一樣,連線中途的Stub會(huì)導(dǎo)致信號(hào)上升沿出現(xiàn)延遲的現(xiàn)象。因?yàn)椋?TD_0=Len√LC,信號(hào)在傳輸?shù)倪^(guò)程中,每遇到一個(gè)Stub就會(huì)導(dǎo)致一個(gè)小小的延遲,多次累加后就會(huì)出現(xiàn)一個(gè)較大的延遲。這對(duì)高速信號(hào)來(lái)說(shuō),是不可忽略的影響。
工程中會(huì)通過(guò)線寬補(bǔ)償來(lái)減小這種容性突變,效果究竟怎么樣呢,還是通過(guò)仿真來(lái)看一下。如上拓?fù)浣Y(jié)構(gòu),調(diào)高Stub以及樁線之間走線的阻抗,看看上升沿的變化。

圖8
由圖8可知,Stub以及Stub之間的走線阻抗拉高之后,上升沿延遲現(xiàn)象得到改善。容性突變導(dǎo)致的負(fù)反射也得到一定的補(bǔ)償。細(xì)心讀者可能會(huì)發(fā)現(xiàn),補(bǔ)償之后,反射導(dǎo)致的過(guò)沖問(wèn)題又顯現(xiàn)出來(lái),這可真是“按下葫蘆浮起瓢”。怎么辦?過(guò)沖問(wèn)題只有交給端接電阻去解決了。
說(shuō)了這么多,看來(lái)要想把fly-by結(jié)構(gòu)對(duì)信號(hào)的影響說(shuō)清楚還真是沒(méi)那么容易。對(duì)于這種拓?fù)浣Y(jié)構(gòu),常規(guī)的串?dāng)_控制自是不必多說(shuō)的,另外,還需要牢牢記住的就是:Stub能短就盡量做短些吧;在負(fù)載很多的情況下,做一下阻抗補(bǔ)償還是很有必要的。
編輯:hfy
-
DDR3
+關(guān)注
關(guān)注
2文章
288瀏覽量
44141 -
阻抗
+關(guān)注
關(guān)注
17文章
988瀏覽量
49228 -
拓?fù)浣Y(jié)構(gòu)
+關(guān)注
關(guān)注
6文章
332瀏覽量
41082
發(fā)布評(píng)論請(qǐng)先 登錄
(工程實(shí)踐)DDR3 fly-by拓?fù)?/b>設(shè)計(jì)
FLY-BY拓?fù)?/b>,阻抗是怎么不連續(xù)的?
T型及Fly_by拓?fù)?/b>之應(yīng)用總結(jié)
【分享】Altium 4層核心板(菊花鏈拓?fù)?/b>)案例
案例分享之DDR拓?fù)?/b>結(jié)構(gòu)的選擇
DDR3采用fly-by拓?fù)?/b>為什么有的采用RTT上拉端接,而有的采用RC下拉端接?
我的板子之前是按照fly-by拓?fù)?/b>(菊花鏈)布線,之后板子縮小打算用T行拓?fù)?/b>布線,有用過(guò)的大神知道可以直接更改嗎?
請(qǐng)教一下DM8148的DDR控制器支持讀寫平衡嗎,沒(méi)找到描述,用fly-by拓?fù)?/b>,還是T型?
走自己的線,就讓SI工程師說(shuō)去吧
請(qǐng)問(wèn)fly-by適用于多個(gè)芯片的情況效果一樣嗎?
如何解決PCB阻抗不連續(xù)問(wèn)題
圍繞拓?fù)?/b>結(jié)構(gòu)與端接展開,淺談對(duì)fly-by結(jié)構(gòu)
如何選擇DDR的拓?fù)?/b>結(jié)構(gòu)?怎樣去改善信號(hào)質(zhì)量呢?
FLY-BY拓?fù)浣Y(jié)構(gòu):阻抗不連續(xù)到了什么程度呢
評(píng)論