国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

一文搞懂AXI總線、接口和協(xié)議的區(qū)別

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2020-09-27 10:28 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

總線、接口和協(xié)議,這三個詞常常被聯(lián)系在一起,但是我們心里要明白他們的區(qū)別。

總線是一組傳輸通道,是各種邏輯器件構成的傳輸數(shù)據(jù)的通道,一般由由數(shù)據(jù)線、地址線、控制線等構成。接口是一種連接標準,又常常被稱之為物理接口。

協(xié)議就是傳輸數(shù)據(jù)的規(guī)則。

我們通常說的PCIE,既可以是PCIE信號,也可以是PCIE接口、PCIE總線,還可以是PCIE協(xié)議。之所以這么復雜,主要原因就是每個人對概念認知的差異。再比如,只要百度一下串行和并行,就會出來很多類似“串行通信與并行通信”、“串行接口與并行接口”、“串行總線與并行總線”、“串行協(xié)議與并行協(xié)議”以及“串行傳輸與并行傳輸”等概念介紹,既有傳輸(通信)方式,又有接口類型,同時還有數(shù)據(jù)本身的協(xié)議特點,信號、協(xié)議、總線和接口,有時候看起來是一樣的,但細細思量卻還是有差別的,總之不是一兩句話就能說清楚的。舉個簡單的例子,PCI總線說的是一組傳輸通道,而PCI接口是一種連接標準,兩者之間的關系就是PCI接口的設備都要通過PCI總線來進行通信,而PCI總線上走的設備并不全是PCI接口的,像集成聲卡,走的就是PCI總線,但是沒有走PCI接口。在這里PCI總線提供了一種通道,這個通道上可以有不同的符合這種通道要求的接口設備或信號(PCI信號或Audio信號)。打個更進一步的比方:兩者關系就像馬車(接口設備)和馬路(總線)一樣,馬車必須在馬路上走,而馬路上不一定走馬車(牛車等)。

圖4?2馬路上的車水馬龍

車(接口、信號)有車(接口、信號)的標準(協(xié)議),如馬車、汽車、火車、貨車、自行車等(PCIE、SATASASUSB等信號標準);路(通道、總線)有路的標準,如馬路、人行道、高速公路等(PCIE、SATA、SAS、USB等通道標準),所以協(xié)議里面又包含通道(總線)協(xié)議和信號(接口)協(xié)議。是不是感覺越講越復雜。

用下圖來簡單介紹下這幾個概念之間的關系。

圖4?3協(xié)議、接口、總線的關系

協(xié)議即總體框架,定義接口設備、器件及信號、總線及通道之間需要滿足的關系,即要實現(xiàn)信號的傳輸,所有這些組成成員必須通力合作,各自滿足協(xié)議要求的各種必要條件。

責任編輯:xj

原文標題:AXI總線詳解-總線、接口以及協(xié)議

文章出處:【微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • AXI總線
    +關注

    關注

    0

    文章

    68

    瀏覽量

    14757
  • AXI
    AXI
    +關注

    關注

    1

    文章

    145

    瀏覽量

    17940

原文標題:AXI總線詳解-總線、接口以及協(xié)議

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    利用開源uart2axi4實現(xiàn)串口訪問axi總線

    microblaze和jtag-to-axi(jtag2axi)雖然也提供了訪問axi總線的能力,但是依賴于xilinx平臺。而uart-to-ax
    的頭像 發(fā)表于 12-02 10:05 ?2059次閱讀
    利用開源uart2<b class='flag-5'>axi</b>4實現(xiàn)串口訪問<b class='flag-5'>axi</b><b class='flag-5'>總線</b>

    使用AXI4接口IP核進行DDR讀寫測試

    本章的實驗任務是在 PL 端自定義AXI4 接口的 IP 核,通過 AXI_HP 接口對 PS 端 DDR3 進行讀寫測試,讀寫的內存
    的頭像 發(fā)表于 11-24 09:19 ?3733次閱讀
    使用<b class='flag-5'>AXI</b>4<b class='flag-5'>接口</b>IP核進行DDR讀寫測試

    如果想運用蜂鳥E203給的AXI接口,只需要自己寫AXI協(xié)議的從機就行嗎,蜂鳥的cpu核需要改動什么嗎?

    請問大佬們,如果想運用蜂鳥E203給的AXI接口,只需要自己寫AXI協(xié)議的從機就行嗎,蜂
    發(fā)表于 11-11 06:13

    將e203 例化AXI總線接口

    將系統(tǒng)外設總線內部axi接口引出給gpio,注意vivado中gpio地址分配應保證移植 Debug: 通過Xil_Out32函數(shù)給gpio的地址寫1或者0,注意這里地址是gpio地址也就是核中給
    發(fā)表于 10-29 06:08

    AXI GPIO擴展e203 IO口簡介

    Register)來設置GPIO引腳的中斷觸發(fā)模式,例如上升沿觸發(fā)或下降沿觸發(fā)。 4.AXI接口支持:AXI-GPIO支持AXI總線
    發(fā)表于 10-22 08:14

    像這種受電端/負載端的電壓誘騙芯片和電源端//負載端的協(xié)議芯片有什么區(qū)別,沒搞懂

    像這種受電端/負載端的電壓誘騙芯片和電源端//負載端的協(xié)議芯片有什么區(qū)別,沒搞懂*附件:CH224K.pdf
    發(fā)表于 09-28 11:52

    RDMA簡介8之AXI分析

    AXI4 總線是第四代 AXI 總線,其定義了三種總線接口,分別為:
    的頭像 發(fā)表于 06-24 23:22 ?640次閱讀
    RDMA簡介8之<b class='flag-5'>AXI</b>分析

    RDMA簡介9之AXI 總線協(xié)議分析2

    ? 這里以功能完備的 AXI4 接口舉例說明 AXI4 總線的相關特點。AXI4 總線采用讀寫通
    發(fā)表于 06-24 18:02

    RDMA簡介8之AXI 總線協(xié)議分析1

    AXI 總線種高速片內互連總線,其定義于由 ARM 公司推出的 AMBA 協(xié)議中,主要用于高性能、高帶寬、低延遲、易集成的片內互連需求。
    發(fā)表于 06-24 18:00

    NVMe IP之AXI4總線分析

    1AXI4總線協(xié)議 AXI4總線協(xié)議是由ARM公司提出的
    發(fā)表于 06-02 23:05

    NVMe簡介之AXI總線

    NVMe需要用AXI總線進行高速傳輸。而AXI總線是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)
    的頭像 發(fā)表于 05-21 09:29 ?782次閱讀
    NVMe簡介之<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>

    NVMe協(xié)議簡介之AXI總線

    NVMe需要用AXI總線進行高速傳輸。這里,AXI總線是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)
    發(fā)表于 05-17 10:27

    詳解AXI DMA技術

    ,SG)功能還可以將數(shù)據(jù)移動任務從位于于處理器系統(tǒng)中的中央處理器(CPU)中卸載出來。可以通過AXI4-Lite從接口訪問初始化、狀態(tài)和管理寄存器。如圖4. 8展現(xiàn)了DMA IP的功能構成核心。
    的頭像 發(fā)表于 04-03 09:32 ?2512次閱讀
    <b class='flag-5'>一</b><b class='flag-5'>文</b>詳解<b class='flag-5'>AXI</b> DMA技術

    詳解Video In to AXI4-Stream IP核

    Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號或者而后者皆有)轉換成AXI4-Stream接口形式,實現(xiàn)了
    的頭像 發(fā)表于 04-03 09:28 ?2772次閱讀
    <b class='flag-5'>一</b><b class='flag-5'>文</b>詳解Video In to <b class='flag-5'>AXI</b>4-Stream IP核

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內存映射接口提供了三種樣式:AXI
    的頭像 發(fā)表于 03-17 10:31 ?2135次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>FIFO簡介